طراحی و تحلیل دو سلول SRAM غیرفرار مبتنی بر ممریستور

علی رضایی^{۱،۳}، سید محمدعلی زنجانی^{۲،۳}*

۱- دانشآموخته کارشناسیارشد، گروه الکترونیک، دانشکده مهندسی برق، واحد نجفآباد، دانشگاه آزاد اسلامی، نجفآباد، ایران ۲۳- استادیار، گروه الکترونیک، دانشکده مهندسی برق، واحد نجفآباد، دانشگاه آزاد اسلامی، نجفآباد، ایران ۳- مرکز تحقیقات ریزشبکههای هوشمند، واحد نجفآباد، دانشگاه آزاد اسلامی، نجفآباد، ایران تاریخ دریافت:۱۳۹۹/۳/۵

چکیده: با پیشرفت و تغییر مقیاس فناوری ساخت به ابعاد نانومتری، حافظههای SRAM بهعنوان یک بخش بااهمیت در طیف وسیعی از برنامههای میکروالکترونیک، از مصرفکنندههای بی سیم تا پردازندههای سطح بالا، کاربردهای چندرسانهای و سامانههای بر تراشه استفاده می شوند. سلول بیتی پایه در طراحی آرایه SRAM، ساختار شش ترانزیستوری است، اما نوسانات و قطع ولتاژ تغذیه، منجر به حذف اطلاعات ذخیره شده سلول های مبتنی بر آن می شود. اختراع نانوافزاره ممریستور به خاطر سرعت کلیدزنی بالا، پایداری بالا در نگهداری داده، مصرف توان پایین، چگالی مجتمع سازی بالا و سازگاری با فناوری CMOS، می تواند این مشکل را برطرف سازد. در این مقاله دو سلول SRAM جدید غیرفرار با استفاده از روش COMS مبتنی بر ممریستور پیشنهاد شده است. اولین سلول پیشنهادی دارای هشت ترانزیستور و دو ممریستور ST2M و سازگاری با فناوری SMAS، می تواند این مشکل را برطرف سازد. پیشنهادی دارای هشت ترانزیستور و دو ممریستور ST2M و سلول دوم دارای نه ترانزیستور و دو ممریستور M29 است. سلول های پیشنهادی با استفاده از فناوری ۱۸۰ نانومتر SMAC و با تغذیه ۱۸۸ ولت طراحی و در نرمافزار SPA شیستور M29 است. سلول های طراحی در این سلولها در جهت کاهش توان مصرفی، حفظ حاشیه نویز استاتیکی SMA و اضافه شدن قابلیت غیرفراربودن حافظه نسبت به ساختارهای پیشین است. شبیه سازی بیانگر آن است که برای سلول M278، توان مصرفی حالت 0 Wite و 1 میزان ۱۱ درصد بهبود نسبت به سلول شش ترانزیستوری متعارف دارد. همچنین، در سلول M278، بهبود برای حالت 0 SMA و دو میزان ۱۱ درصد بهبود نسبت به سلول شش ترانزیستوری متعارف دارد. همچنین، در سلول M278، بهبود برای حالت 0 Rea مدو میزان ۱۱ درصد بهبود نسبت به سلول شش ترانزیستوری متعارف دارد. همچنین، در سلول M278، بهبود برای حالت 0 Rea دو در ه

واژه های کلیدی: سلول ST2M SRAM، سلول 9T2M SRAM، ممریستور، حافظه غیرفرار.

۱– مقدمه

در پردازندهها دادهها و دستورالعملهای پرتکرار در حافظه نهان بر تراشه حفظ میشود [۱،۲]. درگذشته، حافظه با دسترسی تصادفی ایستا^۱ (SRAM) به علت محدودیتهای ناشی از سطح اشغالی و هزینههای بالا بهازای هر بیت، در ظرفیتهای کمتری به کار میرفت؛ اما امروزه با تغییر مقیاس فناوری ساخت به ابعاد نانومتری و استفاده از سلولهای SRAM در طیف وسیعی از کاربردها، آرایههای SRAM طراحی و ارائه شدهاند [۳،۴]. طراحی یک سلول SRAM باید عملکردی مقاوم، پایدار و قابل اطمینان را نتیجه دهد، ضمن آن که با توجه به درایو پیوسته جهت افزایش ظرفیت خازن ذخیرهساز، طراحان به دنبال افزایش تراکم

بستهبندی هستند؛ بنابراین ضمن بهینهسازی پایداری (حاشیه نویز)، سرعت، توان و بازده باید سلول SRAM تا حد امکان کوچک باشد؛ این درحالی است که ترانزیستورها در سلولهای کوچک با حداقل اندازه، حساسیت بالاتری نسبت به تغییرات فرآیند دارند (۵،۶].

بر اساس قابلیت اطمینان سلولهای SRAM، میتوان آنها را به دودسته با پورت Read غیر ایزوله و سلولهای با پورت Read ایزوله تقسیم بندی کرد. در نوع اول، حاشیه نویز استاتیکی^۲ (SNM) حالت Read ضعیف است و هر دو عملیات Read و Write در این سلولها با گیت عبوری یکسان انجام میشود؛ به عبارت دیگر عملیات Read و Write از یکدیگر ایزوله نیستند. علت اصلی این موضوع، تنظیم نسبت ابعاد ترانزیستورها برای دستیابی به عملیات Write و Read موفق

است [۸۸]. در [۹] نمونه چهار ترانزیستوری بدون بار، در [۱۰] نمونه چهار ترانزیستوری مبتنی بر مقاومت پلی سیلیکنی، در [۱۱] نمونه پنج ترانزیستوری، در [۱۲] و [۱۳] نمونههای شش، هفت و ده ترانزیستوری، در [۱۴] نمونه ده ترانزیستوری مبتنی بر اشمیت تریگر قابل رویت است؛ اما ایده اصلی در ساختارهای با پورت Read ایزوله شده، بهبود عملکرد مدار برای ولتاژهای تغذیه کوچک است. چراکه با کاهش ولتاژ تغذیه، مدار برای ولتاژهای تغذیه کوچک است. چراکه با کاهش ولتاژ تغذیه، حاشیه نویز استاتیکی و حساسیت در برابر تغییرات فرآیند بدتر می شود؛ بنابراین در این نوع از یک پورت جداگانه برای عملیات Read استفاده میشود؛ هرچند این کار باعث افزایش سطح اشغالی تراشه نیز می شود ای زمری این نمونه است.

اما مشکل همه مدارات بالا آن است که قطع تغذیه منجر به حذف اطلاعات ذخیرهشده در آنها است. اختراع ممریستور میتواند این مشکل را برطرف سازد. پیشینه حافظه غیرفرار به سال ۱۹۶۰ بازمی گردد، هنگامی که Widrow یک عنصر مداری جدید سه پایه با نام ممیستور معرفی کرد که مقاومت آن توسط انتگرال سیگنال جریان برحسب زمان کنترل می شد و بهعنوان حافظه الکترولیتی برای تشکیل ساختار پایه در معماری مدارهای عصبی تحت عنوان نرون خطی انطباقی^۳ (ADALINE) بود [۱۹]. چند سال بعد، Chua و Kang تعمیم کلی از ویژگیهای عمومی ممریستورها را در دستهبندی ویژهای از ادوات دینامیک غیرخطی ارائه کردند که قطعات Memristive نامیده شد [۰]. در تعریف ممریستور براساس قانون اهم و در فضای حالت، از یکی از دو مدل کنترل شده با جریان یا ولتاژ زیر استفاده می شود. برای

- $v = R(x)i \tag{1}$
- $\frac{dx}{dt} = f(x, i) \tag{(1)}$

و برای ممریستور کنترلشونده با ولتاژداریم:

(٣)

$$\frac{dx}{dt} = g(x, v) \tag{(f)}$$

و Memristance بارمترهای اسکالر R(x) و R(x) بهترتیب Memristance و پارامترهای اسکالر R(x) و Ω) و Memductance نامیده می شوند که واحد آنها بهترتیب اهم Ω) و زیمنس (S) است. بردار حالت x_1, x_2, \dots, x_n دارای $1 \le n = x_1$ جزء است که متغیرهای حالت نامیده می شوند و آنها پارامترهای فیزیکی درونی را که به هیچ یک از متغیرهای بیرونی مانند ولتاژ و جریان وابسته نیست، ارائه می کنند [۲۱،۲۲].

وقتی ولتاژ تغذیه مدار قطع می شود، ممریستور آخرین مقاومت (اطلاعات) ایجادشده در خود را تا زمانی که ولتاژی با مقدار و پلاریته متفاوت به آن اعمال شود، حفظ می کند؛ بنابراین نیازی به مصرف انرژی جهت حفظ اطلاعات نیست و فقط زمانی که می خواهیم اطلاعات را از روی آن بخوانیم، انرژی مصرف می شود. یک ویژگی جالب برخی ممریستورها پاسخ غیر خطی به جریان یا ولتاژ است. ممریستور غیر خطی آستانه جریان یا ولتاژ را نشان می دهد، به طوری که مقاومت، توسط

جریان یا ولتاژ نسبتاً کوچک تحت تأثیر قرار نمی گیرد، درحالی که مقاومت یک ممریستور خطی با هر تغییر در جریان تغییر خواهد کرد. ممریستورها دارای سرعت سوئیچینگ بالا، نگهداری داده با پایداری زیاد (غیرفراربودن)، غیرخطیبودن در مرزها و تراکم بستهبندی بالا در آرایه-های خط عرض، مصرف توان پایین، چگالی مجتمع سازی بالا و سازگاری با فناوری CMOS میباشند به نحوی که پیش بینی شده است که ذخیره-سازی داده در مدارهای دیجیتال (مانند DRAM، حافظه HLASH و سازی داده در مدارهای دیجیتال (مانند TT). در حافظه مبتنی بر ممریستور، سرعت توسط زمان Write تعیین می شود که در حال حاض از دهها نانوثانیه (PCM) تا صدها پیکسل (RRAM) است. پایداری بر اساس تعداد Write در یک سامانه، بدون تأثیر بر دادههای ذخیره شده تعیین می شود و در حال حاضر از صدها میلیون Write (PCM) تا تعداد نامحدودی STT-MRAM) Write می می و در است.

در بخش دوم این مقاله، دو ساختار سلول SRAM غیرفرار (شامل سلول SRAM هشت ترانزیستوری دوممریستوری و سلول SRAM نه-ترانزیستوری دوممریستوری) با استفاده از ساختارهای پایه و ممریستور ارائه می شود. این ساختارها این ویژگی را دارند که با حذف تغذیه، مقادیر داده را در خود حفظ نمایند تا پس از اعمال مجدد تغذیه آن را وارد چرخه پردازش SRAM کنند. نتایج شبیه سازی در بخش سوم ارائه شده که در آنها از مدل دی اکسید تیتانیوم در نرم افزار HSPICE برای ممریستور استفاده شده است. نتایج، نشان می دهند که این ساختارها نسبت به ساختارهای پیشین، مصرف توان کمتری دارند. مقایسه با ساختارهای متعارف و کارهای قبلی در بخش چهارم و نتیجه گیری در بخش نهایی یا پنجم بررسی می شود.

۲- ساختارهای پیشنهادی

ویژگیهای جذاب و منحصربهفرد ممریستورها باعث شده تا در زمینه-های مختلف مانند طراحی فرکانس بالا [۲۴]، مدارهای چندسطحی (ازجمله سه سطحی) [۲۵]، طراحی سلول SRAM [۲۶،۲۷] کاربرد داشته باشد. در [۲۸] سلول SRAM هفت ترانزیستوری و دو ممریستوری ارائه شده که یکی از ممریستورها برای ذخیره و بازیابی دادهها در زمان قطع تغذیه به کار میرود. مرجع [۲۹] سلول سه ترانزیستوری و دو ممریستوری را عرضه می کند که در عملیات write ممریستورها بصورت موازی با پلاریته معکوس و در عملیات read بصورت سری قرار دارند.

۲-۱- سلول SRAM هشت ترانزیستوری و دو ممریستوری پیشنهادی

سلول (8T2M SRAM) پیشنهادی در شکل (۱) نشان داده شده است. عملکرد این سلول مطابق با عملکرد سلول شش ترانزیستوری است؛ یعنی در عملیات Write هنگامی که WL فعال شود، اطلاعات مربوط به Bitline ها که در CBL و CBL ذخیره شده است، درون گرههای میانی i = G(x)v

Q و QB ذخیره میشوند؛ بهعبارت دیگر اگر HL برابر با Vdd باشد، خازن Q نیز تا Vdd شارژ و خازن QB تا سطح زمین دشارژ می گردد. هنگامی که WL غیرفعال شود، این مقادیر روی خازنهای Q و QB ذخیره می مانند. در عملیات Read، مقادیر گرههای میانی توسط Bitline ها که از طریق مدار خارجی پیش شارژ برابر با 1 هستند، خوانده می شود. از آنجایی که مقادیر Q و QB بهتر تیب 0 و 1 (یا بالعکس) هستند، به محض این که WL فعال شود، یکی از Bitline ها درون خازن گره دشارژ و Bitline موردنظر 0 می شود و با توجه به این که گره میانی ابتدا مقدار 0 را در خود ذخیره کرده بوده است، این مانند آن است که مقدار گره درونی در Bitline ذخیره شده است. مطابق باحالت Write وقتی WL غیرفعال شود، این مقادیر در است. مطابق باحالت Write مقدار آن در ابزیابی می ماند. اگر ماند. اگر ماند. آن را بازیابی می کند.



شکل (۱): سلول SRAM هشتترانزیستوری و دو ممریستوری پیشنهادی

۲-۲- سلول SRAM نهترانزیستوری و دو ممریستوری پیشنهادی

در سلول (T2M SRAM) پیشنهادی شکل ۲، دو ممریستور به همراه دو ترانزیستور کنترل کننده اتصال به زمین برای ایجاد حافظه غیرفرار به سلول هفتترانزیستوری اضافه شده است. در وضعیت Write وقتی WL برابر با 1 می شود، مقدار ذخیره شده در CBL در گره میانی Q که بهعنوان خروجی حالت Write شناخته می شود، ذخیره می گردد. در این وضعیت، هنگامی که BL برابر با DV باشد، خازن Q نیز تا DV شارژ و خازن روی Rad تا سطح 0 دشارژ می شود تا Biline روی گره Q و مکمل آن روی خواهد یافت؛ اما هنگامی که LW فعال باشد، این عملیات پیوسته ادامه خواهد یافت؛ اما هنگامی که LW فعال باشد، این مقادیر روی خازن خواهد یافت؛ اما هنگامی که LW فعال باشد، این مقادیر روی خازن مای Q و BQ ذخیره می ماند. در این عملیات، 7N خاموش است تا مدار فیدبک را قطع نماید. در این عملیات، 7N خاموش است تا مدار خارجی پیش شارژ شدهاند، به محض این که LWL از طریق مدار خارجی پیش شارژ شدهاند، به محض این که RWL فعال شود، باشد، خازن LB اتفاق می افتد. در این وضعیت اگر مقدار BP در سطح 0 ملیات Read ای می افتد. در این وضعیت اگر مقدار BP در سطح 0

می سد که این به منزله ذخیره سازی اطلاعات QB (یعنی 0) در RBL است. حال اگر مقدار QB برابر با 1 باشد، آنگاه مقدار RBL در همان مقدار پیش شارژ خود یعنی Vdd باقی می ماند و در حقیقت مقدار QB (یعنی 1) در آن ذخیره می شود. مادامی که RWL فعال باشد این عملیات پیوسته ادامه خواهد یافت؛ اما هنگامی که RWL غیرفعال گردد، اتصال بین ABL و گرههای میانی قطع و این مقادیر روی CRBL ذخیره می ماند. در این جا نیز هنگامی که اتصال ولتاژ تغذیه از مدار قطع شود، می ماند. در این جا هم می ماند. در می می ماند. در این جا نیز هنگامی که اتصال ولتاژ تغذیه از مدار قطع شود، می می ماند. در این جا نیز هنگامی که اتصال ولتاژ تغذیه از مدار قطع شود، می می ماند. در این جا نیز هنگامی که اتصال ولتاژ تغذیه از مدار قطع شود، می می می در د



شکل (۲): سلول SRAM نهترانزیستوری و دو ممریستوری پیشنهادی

۳- نتایج شبیهسازی

در [۳۰] مدلهای مختلفی برای ممریستورها مربوط به خانواده نرمافزار SPICE ازجمله HSPICE ارائه شده است. ازجمله این مدلها میتوان به ممریستور ایدهآل، ممریستور دوقطبی با آستانه، ممریستور تغییر حالت از عایق به فلز اشاره نمود. مدل ممریستوری پیشرفته دیگری که در [۳۱] ارائه شده است، ممریستور تغییر فاز (PCM) نام دارد که در آن ذخیره اطلاعات مبتنی بر انتقال فاز برگشتپذیر مواد است، لذا سلول PCM به-میتان سامانه Memristive کنترلشونده با ولتاژ یا جریان مرتبه عنوان سامانه Jemistive کنترلشونده با ولتاژ یا جریان مرتبه دوم غیرقطبی توصیف میشود. بر اساس این نظریه، مدل سلول PCM بر اساس معادلات توصیف تغییر فاز و دما به صورت زیر بیان میشود که در آن، دمای T و ظرفیت کریستالی xC به عنوان متغیرهای حالت درونی است [۳۲].

$$I = R^{-1}(C_x \cdot V_M) V_M \tag{(a)}$$

$$\frac{dT}{dt} = \frac{V_M^2}{C_h R(C_X \cdot V_M)} + \frac{\delta}{C_h} \left(T_r - T \right) \tag{9}$$

$$\frac{dC_x}{dt} = \alpha(1 - C_x)\theta(T - T_x)\theta(T_m - T) - \beta C_x\theta(T - T_m)$$
(V)

$$R(C_x, V) = R_{OFF} + (1 - C_x) \frac{R_{OFF} - R_{ON}}{\frac{V - V_t}{e^{-V_0} + 1}}$$
(\lambda)

در اینجا، Ch خازن حرارتی، δ ثابت اتلاف، Tr دمای محیطی، θ تابع پله، Tr دمای نقطه ذوب، Tr دمای نقطه گذار کریستال، α و β به ترتیب ثابتهای تعریف نرخ بینظمی و کریستالیزه شدن، v_t ولتاژ آستانه، R_{ON} v_t محدوده مقادیر روشن و خاموش بودن Memristance و Vo پارامتر تعیین شکل منحنی I-V هستند. لذا مشخصات ممریستورهای بکاررفته در شبیهسازی طبق جدول (۱) و برابر در نظر گرفته شده است تا رعایت تقارن در مدار شود. با استفاده از مدل فوق، دو مدار پیشنهادی در فناوری ۱۸۰ نانومتر CMOS شبیهسازی و نتایج زیر حاصل شد.

جدول (۱): مشخصات ممریستورهای سلول SRAM هشت ترانزیستوری و دو ممریستوری پیشنهادی

Parameter	R _{on} (kΩ)	R_{off} (k Ω)	R _{ini} (kΩ)	α (MΩ)	β (MΩ)	C _h (fF)	C _{xini} (fF)
MEM _{1,2}	10	1000	1	20	100	2	0
Parameter	Tr	T _x	T _m	T_{ini}	D (µm)	V _{tr} (v)	V ₀ (v)
MEM _{1,2}	20	200	600	0	1	1.8	0.05

T-۳- شبیهسازی مدار 8T2M

ترانزیستورهای درایو بالاترین و ترانزیستورهای بار کمترین جریاندهی را باید داشته باشند. لذا نسبت W/L ترانزیستورهای M1 وM2 برابر ۴ و M5 و M6 برابر ۲ و در سایر ترانزیستورها برابر ۱ فرض شد.

شکل ۳، بهصورت نمونه مربوط به تست عملکرد مدار در حالت Write به ازای BL=0 (و ELB) است. همان گونه که مشخص است، با لحاظ کردن شرایط اولیه در شبیه سازی، BL پیش شارژ شده است. به محض فعال شدن WL، مقدار BL در Q و مقدار BLB در QB ذخیره می شوند. هنگامی که WL غیرفعال می شود، خازن های Q و QB مقادیر خود را حفظ می کنند.

بطور مشابه، وقتی I=JE است با فعال شدن WL گره Q شارژ شده و مقدار JE را در خود ذخیره می کند. با غیر فعال شدن WL نیز این مقدار همچنان در Q باقی می ماند. در عملیات Read بهازای Q=0 نیز مشاهده شد که JE و BLB با استفاده از مدار پیش شارژ تا Vdd شارژ شدهاند. مقادیر Q و BL نیز به ترتیب تا سطح 0 و 1 رفته اند. به محض فعال شدن JW، مقدار JE در خازن Q دشارژ شده و به سطح 0 می سد و با قطع شدن WL نیز گره ها ولتاژهای ذخیره شده در خود را حفظ می-کنند. عملیات Read برای زمانی که Q در حالت Vdd و BD در حالت 0 است نیز برعکس حالت قبل است.

در شکل (۴) در بازهای، ولتاژ تغذیه مدار قع و مجددا وصل شده است. واضح است که اطلاعات گرههای مدار بازیابی شده است. لازم به ذکر است آزمونهای فوق در محدوده فرکانسی گیگاهرتز صورت گرفته است تا نشان دهد مدار در فرکانسهای بالا نیز دارای عملکرد صحیح است.

پارامترهای کیفی مدار در جدول (۲) مرتبشدهاند.

در ادامه برای بررسی قابلیت اطمینان ساختار طراحی شده، سلول موردنظر تحت تحلیل مونت کارلو برای دو پارامتر توان دینامیکی و زمان دسترسی قرار گرفت. برای این کار، ۵ درصد خطا در توزیع گوسین دادههای ابعاد اعمال و ۲۰۰ تحلیل تصادفی انجام شد. شکل ۵ هیستوگرام توان دینامیکی و زمان دسترسی مربوط به 0 Write را نشان می دهد. مشخص است که بیشترین پراکندگی توان بین ۳/۵۲ تا ۳/۸۳ میکرووات است و میانگین توان برابر با ۳/۵۲۷ میکرووات است. همچنین زمان دسترسی نیز دارای بیشترین پراکندگی دادهها بین ۸۰ تا ۸۲

پیکوثانیه با میانگین زمان دسترسی برابر با ۸۰/۵۵۶ پیکوثانیه است. همچنین، نتایج شبیه سازی مشابه نشان می دهند که میانگین توان دینامیکی و زمان دسترسی برای Write 1 به ترتیب برابر با ۳/۵۲ میکرووات و ۲۳۴/۵ پیکوثانیه و برای ۶/۵۵ Read 0 میکرووات و ۴۲۰/۴ پیکوثانیه و برای 1 Read برابر ۶/۵۵ میکرووات و ۲۲۰/۴ پیکوثانیه است. می دانیم در شرایط بار یکسان، با افزایش ولتاژ، جریان شارژ و دشارژ می دانیم افزایش می یابد. لذا در یک شبیه سازی دیگر، اثر افزایش ولتاژ تغذیه از ۱/۲ ولت تا ۲ ولت در افزایش همه اجزای توان مصرفی دینامیکی و کاهش تأخیر زمانی برای حالت 0 Write در شکل ۶ نشان داده شده است. 1 Read و 1 Read نیز نمودارهای مشابهی را نشان می دهند.

شکلهای (۷-الف)، (۷-ب) و (۷-پ) بهترتیب حاشیه نویز حالت Write، حالت Read و حالت Hold را نشان میدهند. همان گونه که مشخص است حاشیه نویز استاتیکی برای حالت Write برابر با ۷۲۵/۰ ولت، برای حالت Read برابر با ۸۶۸/۰ ولت و برای حالت Hold نیز برابر با ۹۶/۰ ولت است.

۳-۲- شبیهسازی مدار 9T2M

در ساختار سلول پیشنهادی، ابعاد ترانزیستورهای درایو و مشخصات ممریستورها مشابه مدار قبلی است. شبیهسازیهای عملکرد مدار در حالت Write و Readهای مختلف کاملا مشابه مدار 8T2M استکه صحت عملکرد مدار را نشان میدهد. پارامترهای کیفی مدار در جدول ۳ مرتب شدهاند.

همچنین تحلیل مونت کارلو با روش مشابه مدار قبلی نشان میدهد: در Write 0 بیشترین پراکندگی توان مصرفی دینامیکی بین ۲/۲ میکرووات و تا ۲/۲ میکرووات و میانگین توان دینامیکی برابر با ۲/۲۴۳ میکرووات و میانگین توان میانگین زمان دسترسی برابر ۳۹/۱۳ برابر با ۵/۷۵۲ میکرووات و ۲۱۰/۳ پیکوثانیه است.



شکل (۳): عملیات Write 0 در سلول 8T2M پیشنهادی



شکل (۴): عملیات Refresh در سلول 8T2M پیشنهادی

0.000

جدول (۲): پارامترهای کیفی سلول ۱۷۱۶ 8 پیشنهادی							
Parameter	Value	Parameter	Value				
Write '0' Time (ps)	80.631	Static Power – Write '0' (pw)	13.291				
Write '1' Time (ps)	235.13	Static Power – Write '1' (pw)	13.291				
Read '0' Time (ps)	420.92	Static Power – Read '0' (pw)	13.658				
Read '1' Time (ps)	420.92	Static Power – Read '1' (pw)	13.658				
Dynamic Power – Write '0' (µw)	3.526	SNM – Write (v)	0.725				
Dynamic Power – Write '1' (µw)	3.526	SNM – Read (v)	0.568				
Dynamic Power – Read '0' (µw)	6.557	SNM – Hold (v)	0.448				
Dynamic Power – Read '1' (µw)	6.557						





بهازای Read 0 میانگین توان دینامیکی ۱/۴۶۳ میکرووات و زمان دسترسی برابر با ۸۶ پیکوثانیه و بهازای Read 1 توان مصرفی ۱/۱۴۶ میکرووات و زمان دسترسی ۲۵۰/۱ پیکوثانیه است.

۴- مقایسه با ساختارهای متعارف و کارهای قبلی

در مرحله اول، برای مقایسه سلول 8T2M پیشنهادی، سلول شش-ترانزیستوری پایه و برای مقایسه سلول 9T2M پیشنهادی، سلول هفت ترانزیستوری پایه را با درنظر گرفتن ابعاد برابر برای ترانزیستورها طراحی

و شبیه سازی نموده ایم. دلیل این کار قیاس صحیح بین دو ساختار است. نتایج حاصل از شبیه سازی سلول شش ترانزیستوری پایه و میزان بهبود سلول 8T2M پیشنهادی نسبت به آن و نیز سلول هفت ترانزیستوری پایه و میزان بهبود سلول 9T2M پیشنهادی در جدول ۴ مرتب شده اند. همان طور که از جدول ۴ مشخص است، توان دینامیکی و زمان دستر سی Write بهبودیافته است؛ حاشیه نویز استاتیکی بدون تغییر مانده است و ساختارهای جدید نسبت به ساختارهای پیشین دارای ثبات در حاشیه توز میباشند؛ اما میدانیم پارامترهای کیفی مدار در حالت Trade-Off ترین مشکلی که در طراحی وجود دارد، توان استاتیکی است که با توجه قرار دارند؛ یعنی نمی توان تمامی پارامترها را همزمان بهبود داد. مهم-ترین مشکلی که در طراحی وجود دارد، توان استاتیکی است که با توجه به افزایش تعداد گرههای درونی، طبیعی است که در حالت ایستا، جریان-بی افزایش یابد. البته این امر اجتناب ناپذیر بود، زیرا به حافظه غیرفرار نیاز داشتیم. ضمنا واضح است که بیشترین بهبود بین پارامترهای مذکور مربوط به توان مصرفی حالت Write و کمترین بهبود مربوط به زمان دسترسی Write است.

در مرحله دوم، در جدول ۵ نتایج حاصل از دو طرح پیشنهادی با سایر تحقیقات مقایسه میشود. واضح است که مصرف توان که اصلی ترین هدف این پژوهش بوده است، نسبت به عموم کارهای معتبر چاپشده موجود، بهبود یافته است و میتوان گفت: هدف اصلی این پژوهش یعنی طراحی سلول SRAM کم مصرف با حافظه غیرفرار محقق شده است.

۵- نتیجهگیری

در این مقاله، از ترکیب فناوری CMOS و المان ممریستور، سلولهای 8T2M-SRAM و 9T2M-SRAM از نوع غیرفرار با استفاده از فناوری ۱۸۰ نانومتر TSMC در ولتاژ تغذیه ۱/۸ ولت طراحی شدند. نتایج حاصل از شبیه سازی، بهبود عملکرد نسبت به سلول های متعارف 6T و 8T را ازنظر توان مصرفی دینامیکی نشان میدهند. ازاینرو می-توان از آنها در آرایههای حافظه غیرفرار استفاده نمود. بهترین بهبود در سلول 8T2M مربوط به توان حالت Write بود که ۱۰٪ بهبود نسبت به سلول پیشین داشت. همچنین بهترین بهبود در سلول 9T2M مربوط به توان حالت Read بود که برای حالت Read 0 حدود ۵۴٪ و برای Read 1 حدود ۲۱٪، بهبود مشاهده شد. همچنین وجود ممریستور در سلول های طراحی شده باعث شد که وقتی ولتاژ تغذیه مدار قطع شد، ممریستور آخرین مقاومت ایجادشده در خود را حفظ کند و به محض اتصال مجدد تغذيه، اطلاعات بازيابي شود بدون آن كه نياز به مصرف انرژی جهت حفظ اطلاعات باشد. ممریستورها را میتوان برای ذخیره-سازی مقادیر تکبیتی از قبیل 0 و 1 یا مقادیر دوبیتی (همچون 00، 01، 10 و 11) برای آرایههای دوبیتی و چند بیتی بکار برد.

جدول (۳): پارامترهای کیفی سلول 9T2M پیشنهادی

Value	Parameter	Value
69.07	Static Power – Write '0' (pw)	13.29
212.8	Static Power – Write '1' (pw)	19.18
85.89	Static Power – Read '0' (pw)	13.65
248.1	Static Power – Read '1' (pw)	13.65
2.238	SNM – Write (v)	0.611
5.686	SNM – Read (v)	0.568
0.661	SNM – Hold (v)	0.470
0.336		
	Value 69.07 212.8 85.89 248.1 2.238 5.686 0.661 0.336	Value Parameter 69.07 Static Power – Write '0' (pw) 212.8 Static Power – Write '1' (pw) 85.89 Static Power – Read '0' (pw) 248.1 Static Power – Read '1' (pw) 2.238 SNM – Write (v) 5.686 SNM – Read (v) 0.661 SNM – Hold (v) 0.336

جدول (۴): مقایسه پارامترهای سلولهای شش و هفت ترانزیستوری متعارف با سلولهای پیشنهادی در این مقاله

Parameter	6T SRAM	Improvement 8T2M to 6T	7T SRAM	Improvement 9T2M to 7T	
Write '0' Time (ps)	85.23	6%	68.97	0%	
Write '1' Time (ps)	239.2	1.7%	209.8	-1.4%	
Read '0' Time (ps)	415.1	-1.3%	86.02	1.3%	
Read '1' Time (ps)	415.1	-1.3%	250.4	1%	
Dynamic Power – Write '0' (µw)	3.944	11.8%	2.850	27.3%	
Dynamic Power – Write '1' (µw)	3944	11.8%	5.730	1%	
Dynamic Power – Read '0' (µw)	6.695	6.1%	1.463	121%	
Dynamic Power – Read '1' (µw)	6.695	6.1%	1.146	241%	
Static Power – Write '0' (pw)	9.183	-31%	9.18	-31%	
Static Power – Write '1' (pw)	9.183	-31%	4.46	-76%	
Static Power – Read '0' (pw)	9.551	-30%	9.55	-30%	
Static Power – Read '1' (pw)	9.551	-30%	9.55	-30%	
SNM – Write (v)	0.725	0%	0.611	0%	
SNM – Read (v)	0.568	0%	0.568	0%	
SNM – Hold (v)	0.448	0%	0.470	0%	

Structure	Year	Delay (ps)				Dynamic Power (µw)			
		W0	W1	R0	R1	W0	W1	R0	R1
3T2M-SRAM [۲۹]	2013	5900	5900	200	200	32.3	136	306	340
7T1R-SRAM [٣٣]	2014	20.1	21.4	26.9	26.9	6980	6980	6980	6980
6T2M1D-SRAM[٣۴]	2014	186	424	54.8	15.0	8.60	31.2	0.99	0.3
4T2M-SRAM [۳۵]	2016	2500	2500	100	100	18.1	6.88	103	125
7T2M-SRAM [۲۸]	2019	8.89	8.43	0.63	0.63	8.24	8.24	8.24	8.24
8T2M-SRAM [This Work]	2019	80.6	235	420	420	3.52	3.52	6.55	6.55
9T2M-SRAM [This Work]	2019	69	212	85.8	248	2.23	5.68	0.66	0.33

جدول (۵): مقایسه پارامترهای سلولهای پیشنهادی با کارهای گذشته

- [12] A. Pavlov, M. Sachdev, "CMOS SRAM circuit design and parametric test in nano-scaled technologies: processaware SRAM design and test", vol. 40, Springer Science & Business Media, Switzerland, 2008.
- [13] R. E. Aly, M. A. Bayoumi, "Low-power cache design using 7T SRAM cell", IEEE Trans. on Circuits and Systems II: Express Briefs, vol. 54, no. 4, pp. 318-322, 2007.
- [14] J. Singh, S. P. Mohanty, D. K. Pradhan, "*Robust SRAM designs and analysis*", Springer Science & Business Media, Switzerland, 2012.
- [15] J. P. Kulkarni, K. Kim, K. Roy, "A 160 mV robust Schmitt trigger based subthreshold SRAM", IEEE Journal of Solid-State Circuits, vol. 42, no. 10, pp. 2303-2313, 2007.
- [16] L. Wen, X. Cheng, K. Zhou, S. Tian, X. Zeng, "Bitinterleaving-enabled 8T SRAM with shared data-aware write and reference-based sense amplifier", IEEE Trans. on Circuits and Systems II: Express Briefs, vol. 63, no. 7, pp. 643-647, 2016.
- [17] Z. Liu, V. Kursun, "Characterization of a novel ninetransistor SRAM cell", IEEE transactions on very large scale integration (VLSI) systems, vol. 16, no. 4, pp. 488-492, 2008.
- [18] B. H. Calhoun, A. P. Chandrakasan, "A 256-kb 65-nm subthreshold SRAM design for ultra-low-voltage operation", IEEE Journal of Solid-State Circuits, vol. 42, no. 3, pp. 680-688, 2007.
- [19] K. Eshraghian, O. Kavehei, K.-R. Cho, J. M. Chappell, A. Iqbal, S. F. Al-Sarawi, et al., "Memristive device fundamentals and modeling: Applications to circuits and systems simulation", Proceedings of the IEEE, vol. 100, no. 6, pp. 1991-2007, 2012.
- [20] G. Papandroulidakis, A. Serb, A. Khiat, G. V. Merrett, T. Prodromakis, "Practical implementation of memristorbased threshold logic gates", IEEE Trans. on Circuits and Systems I: Regular Papers, vol. 66, no. 8, pp. 3041-3051, Aug. 2019.
- [21] I. Vourkas, G. C. Sirakoulis, "Memristor-based nanoelec tronic computing circuits and architectures", vol. 19: Springer, Switzerland, 2016.
- [22] I. Vourkas, G. C. Sirakoulis, "A novel design and modeling paradigm for memristor-based crossbar circuits", IEEE Trans. on Nanotechnology, vol. 11, no. 6, pp. 1151-1159, Nov. 2012.
- [23] S. Kvatinsky, E. G. Friedman, A. Kolodny, U. C. Weiser, "The desired memristor for circuit designers", IEEE Circuits and Systems Magazine, vol. 13, no.2, pp. 17-22, 2013.

مراجع

 [۱] کریمی اسماعیل، "طراحی و شبیه سازی تقویت کننده کم نویز باند باریک با توان مصرفی پایین در فناوری ۱۸۰ نانومتر CMOS"، روشهای هوشمند در صنعت برق، سال: ۱۰، ش.: ۳۹، ص.: ۲۳-۲۸، ۱۳۹۸.

- [2] A. Golmakani, K. Mafinejad, A. Kouzani, "The parasiticaware design and optimization of CMOS distributed amplifier using multi objective genetic algorithm", Majlesi Journal of Electrical Engineering, vol. 2, no. 2, pp. 1-8, 2009.
- [3] A. Ebrahimi, E. Kargaran, A. Golmakani, "Design and Analysis of Three New SRAM Cells", Majlesi Journal of Electrical Engineering, vol. 6, no. 4, Dec. 2012.
- [4] C. Sun, K. Han, X. Gong, "Performance evaluation of static random access memory (SRAM) based on negative capacitance finFET", Proceeding of the IEEE/ICICDT, pp. 1-4, SUZHOU, China, 2019.
- [5] S. Bhatti, R. Sbiaa, A. Hirohata, H. Ohno, S. Fukami, S.N. Piramanayagam, "Spintronic based random access memory: A review", Materials Today, vol. 20, no. 9, pp. 530-548, 2017.
- [6] J. B. Shaik, S. Singhal, N. Goel, "Analysis of SRAM metrics for data dependent BTI degradation and process variability", Integration, vol. 72, pp. 148-162, May 2020.
- [7] Y. Chen, M. Fan, V. P. Hu, P. Su, C. Chuang, "Design and analysis of robust tunneling FET SRAM", IEEE Trans. on Electron Devices, vol. 60, no. 3, pp. 1092-1098, March 2013.
- [8] S. Ahmad, B. Iqbal, N. Alam, M. Hasan, "Low leakage fully half-select-free robust SRAM cells with BTI reliability analysis", IEEE Trans. on Device and Materials Reliability, vol. 18, no. 3, pp. 337-349, Sept. 2018.
- [9] K. Takeda, Y. Aimoto, N. Nakamura, H. Toyoshima, T. Iwasaki, K. Noda, et al., "A 16 Mb 400 MHz loadless CMOS four-transistor SRAM macro", IEEE Journal of Solid-State Circuits, vol 35, no. 11, pp. 1631-1640, 2000.
- [10] K. Noda, K. Matsui, K. Takeda, N. Nakamura, "A loadless CMOS four-transistor SRAM cell in a 0.18-/spl mu/m logic technology", IEEE Transactions on Electron devices, vol. 48, no. 12, pp. 2851-2855, 2001.
- [11] I. Carlson, S. Andersson, S. Natarajan, A. Alvandpour, "A high density, low leakage, 5T SRAM for embedded caches", Proceedings of the IEEE/ESSCIR, pp. 215-218, Leuven, Belgium, Sept. Sept. 2004.

- [24] K. Da Xu, Y. H. Zhang, L. Wang, M. Q. Yuan, Y. Fan, W. T. Joines, et al., "Two memristor SPICE models and their applications in microwave devices", IEEE Transactions on Nanotechnology, vol. 13, no 3, pp. 607-616, 2014.
- [25] N. S. Soliman, M. E. Fouda, A. G. Radwan, "Memristor-CNTFET based ternary logic gates", Microelectronics journal, vol. 72, pp. 74-85, 2018.
- [26] Z. Lin, Y. Wang, C. Peng, X. Wu, X. Li, J. Chen, "Multiple sharing 7T1R nonvolatile SRAM with an improved read/write margin and reliable restore yield", IEEE Trans. on Very Large Scale Integration (VLSI) Systems, vol. 28, no. 3, pp. 607-619, March 2020.
- [27] S. Kannan, N. Karimi, O. Sinanoglu, R. Karri, "Security vulnerabilities of emerging nonvolatile main memories and countermeasures", IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, vol. 34, no. 1, pp. 2-15, Jan. 2015.
- [28] J. Singh, B. Raj, " Design and investigation of 7T2M-NVSRAM with enhanced stability and temperature impact on store/restore energy", IEEE Trans. on Very Large Scale Integration (VLSI) Systems, vol. 27, no 6, pp. 1322-1328, 2019.
- [29] S. S. Sarwar, S. A. N. Saqueb, F. Quaiyum, A. H.-U. Rashid, "Memristor-based nonvolatile random access memory: Hybrid architecture for low power compact memory design", IEEE Access, vol. 1, pp. 29-34, 2013.
- [30] D. Biolek, M. Di Ventra, Y. V. Pershin, "Reliable SPICE simulations of memristors, memcapacitors and meminductors", arXiv preprint arXiv: 1307.2717, 2013.
- [31] J. Secco, F. Corinto, A. Sebastian, "Flux-charge memristor model for phase change memory", IEEE Trans. on Circuits and Systems II: Express Briefs, vol. 65, no. 1, pp. 111-114, 2017.
- [32] D. Biolek, V. Biolkova, Z. Kolka, "Modified MIM model of titanium dioxide memristor for reliable simulations in SPICE", Proceeding of the IEEE/SMACD, pp. 1-4, Giardini Naxos, 2017.
- [33] W. Wei, K. Namba, J. Han, F. Lombardi, "Design of a nonvolatile 7T1R SRAM cell for instant-on operation", IEEE Transactions on Nanotechnology, vol. 13, no. 5, pp. 905-916, 2014.
- [34] M. Elshamy, H. Mostafa, Y. H. Ghallab, M. S. Said, "A novel nondestructive read/write circuit for memristorbased memory arrays", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 23, no. 11, pp. 2648-2656, 2014.
- [35] V. Saminathan, K. Paramasivam, "Design and Analysis of Low Power Hybrid Memristor-CMOS Based Distinct Binary Logic Nonvolatile SRAM Cell", Circuits and Systems, vol. 7, no. 3, p. 119-127, 2016.

زيرنويسها:

- 1. Static Random Access Memory
- 2. Static Noise Margin
- 3. Adaptive Linear Neuron
- 4. Hard Disk

Design and Analysis of 2 Memristor-Based Nonvolatile SRAM Cells

Ali Rezaei^{1,3}, Sayed Mohammad Ali Zanjani^{2,3*}

1- Ms.C.- Smart Microgrid Research Center, Najafabad Branch, Islamic Azad University, Najafabad, Iran

2- Assistant Professor- Smart Microgrid Research Center, Najafabad Branch, Islamic Azad University, Najafabad, Iran

3- Department of Electrical Engineering, Najafabad Branch, Islamic Azad University, Najafabad,

Iran

Abstract: In microelectronic applications, the enhancement and scaling to the nanometer technology has caused the SRAM memories to be used as one of the basic and essential components in wireless communications in high performance server processors, multimedia applications and Systems On-Chip (SoC). In the recent years, different SRAM cells have been designed and the 6T-SRAM structure is the most commonly used. However, the supply voltage variations and disconnection may eliminate the stored data. The Memristor is invented as one of the mostly used nano-devices, it can solve the problem due to the fast switching speed, high endurance and data retention, low power consumption, high integration density and CMOS compatibility. In this thesis, two novels high-performance non-volatile SRAM cell using the CMOS-Memristor technique for SRAM memory array are proposed. In the first design, SRAM has eight MOSFETs and two Memristors (8T2M-SRAM) and in the second design, SRAM has nine MOSFETs and two Memristors (9T2M-SRAM). The proposed SRAM cells are designed using 0.18µm CMOS TSMC Technology at 1.8v supply voltage. The design strategy is to reduce the power consumption, improve the Static Noise Margin (SNM) in the design of the non-volatile SRAM cell over the previous cell. The results show, write '0' and write 'l' dynamic power consumption the 8T2MSRAM cell has a 10% improvement over the 6T-SRAM. Also, there is a 54% improvement in the dynamic power consumption the 9T2M-SRAM cell in the read '0' mode and a 71% improvement in the read '1' mode. It is worth noting that the simulations are performed in HSPICE.

Keywords: 8T2M-SRAM, 9T2M-SRAM, Memristor, Non-Volatile, Low-Power, Stable, High-Speed.