

طراحی و تحلیل دو سلول SRAM غیرفرار مبتنی بر ممریستور

علی رضایی^{۱،۲*}، سید محمدعلی زنجانی^۳

۱- دانش آموخته کارشناسی ارشد، گروه الکترونیک، دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

۲- استادیار، گروه الکترونیک، دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

۳- مرکز تحقیقات ریزشبکه های هوشمند، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

تاریخ دریافت: ۱۳۹۹/۶/۳۰ تاریخ پذیرش: ۱۳۹۹/۳/۵

چکیده: با پیشرفت و تغییر مقیاس فناوری ساخت به ابعاد نانومتری، حافظه های SRAM به عنوان یک بخش بالاهمیت در طیف وسیعی از برنامه های میکرالکترونیک، از مصرف کننده های بی سیم تا پردازنده های سطح بالا، کاربردهای چند رسانه ای و سامانه های بر تراشه استفاده می شوند. سلول بیتی پایه در طراحی آرایه SRAM، ساختار شش ترانزیستوری است، اما نوسانات و قطع و لتانز تغذیه، منجر به حذف اطلاعات ذخیره شده سلول های مبتنی بر آن می شود. اختراع نانوفازاره ممریستور به خاطر سرعت کلیدزنی بالا، پایداری بالا در نگهداری داده، مصرف توان پایین، چگالی مجتمع سازی بالا و سازگاری با فناوری CMOS، می تواند این مشکل را برطرف سازد. در این مقاله دو سلول SRAM جدید غیرفرار با استفاده از روش COMS مبتنی بر ممریستور پیشنهاد شده است. اولین سلول پیشنهادی دارای هشت ترانزیستور و دو ممریستور 8T2M و سلول دوم دارای نه ترانزیستور و دو ممریستور 9T2M است. سلول های پیشنهادی با استفاده از فناوری ۱۸۰ نانومتر TSMC و با تغذیه ۱/۸ ولت طراحی و در نرم افزار HSPICE شبیه سازی شده اند. رویکرد طراحی در این سلول ها در جهت کاهش توان مصرفی، حفظ حاشیه نویز استاتیکی SNM و اضافه شدن قابلیت غیرفرار بودن حافظه نسبت به ساختارهای پیشین است. شبیه سازی بیانگر آن است که برای سلول 8T2M، توان مصرفی حالت 0 Write و 1 Read حدود میزان ۱۱ درصد بهبود نسبت به سلول شش ترانزیستوری متعارف دارد. همچنین، در سلول 9T2M، بهبود برای حالت 0 Read حدود ۵۴ درصد و برای حالت 1 Read حدود ۱۱ درصد است.

واژه های کلیدی: سلول 9T2M SRAM، سلول 8T2M SRAM، ممریستور، حافظه غیرفرار.

بسته بندی هستند؛ بنابراین ضمن بهینه سازی پایداری (حاشیه نویز)، سرعت، توان و بازده باید سلول SRAM تا حد امکان کوچک باشد؛ این در حالی است که ترانزیستورها در سلول های کوچک با حداقل اندازه حساسیت بالاتری نسبت به تغییرات فرآیند دارند [۶،۵].

بر اساس قابلیت اطمینان سلول های SRAM، می توان آن ها را به دودسته با پورت Read غیر ایزوله و سلول های با پورت Read ایزوله تقسیم بندی کرد. در نوع اول، حاشیه نویز استاتیکی (SNM) حالت Read ضعیف است و هر دو عملیات Read و Write در این سلول ها با گیت عبوری یکسان انجام می شود؛ به عبارت دیگر عملیات Read و Write از یکدیگر ایزوله نیستند. علت اصلی این موضوع، تنظیم نسبت ابعاد ترانزیستورها برای دست یابی به عملیات Write و Read موفق

- مقدمه

در پردازنده ها داده ها و دستور العمل های پر تکرار در حافظه نهان بر تراشه حفظ می شود [۱،۲]. در گذشته، حافظه با دسترسی تصادفی ایستا (SRAM) به علت محدودیت های ناشی از سطح اشغالی و هزینه های بالا به ازای هر بیت، در ظرفیت های کمتری به کار می رفت؛ اما امروزه با تغییر مقیاس فناوری ساخت به ابعاد نانومتری و استفاده از سلول های SRAM در طیف وسیعی از کاربردها، آرایه های SRAM طراحی و ارائه شده اند [۳،۴]. طراحی یک سلول SRAM باید عملکردی مقاوم، پایدار و قابل اطمینان را نتیجه دهد، ضمن آن که با توجه به درایو پیوسته جهت افزایش ظرفیت خازن ذخیره ساز، طراحان به دنبال افزایش تراکم

جريان یا ولتاژ نسبتی کوچک تحت تأثیر قرار نمی‌گیرد، در حالی که مقاومت یک ممریستور خطی با هر تغییر در جریان تغییر خواهد کرد. ممریستورها دارای سرعت سوئیچینگ بالا، نگهداری داده با پایداری زیاد (غیرفرازودن)، غیرخطی بودن در مراتبها و تراکم بسته‌بندی بالا در آرایه‌های خط عرض، مصرف توان پایین، چگالی مجتمع‌سازی بالا و سازگاری با فناوری CMOS می‌باشند بهنحوی که پیش‌بینی شده است که ذخیره‌سازی داده در مدارهای دیجیتال (مانند DRAM، حافظه FLASH و دیسک سخت^۴، با ممریستور انجام شود [۲۳]). در حافظه مبتنی بر ممریستور، سرعت توسط زمان Write تعیین می‌شود که در حال حاضر از ده‌ها نانوثانیه (PCM) تا صدها پیکسل (RRAM) است. پایداری بر اساس تعداد Write در یک سامانه، بدون تأثیر بر داده‌های ذخیره‌شده تعیین می‌شود و در حال حاضر از صدها میلیون Write (PCM) تا تعداد نامحدودی Write (STT-MRAM) متفاوت است.

در بخش دوم این مقاله، دو ساختار سلول SRAM غیرفراز (شامل سلول SRAM هشت‌ترانزیستوری دوم‌ممریستوری و سلول SRAM نه‌ترانزیستوری دوم‌ممریستوری) با استفاده از ساختارهای پایه و ممریستور ارائه می‌شود. این ساختارها این ویژگی را دارند که با حذف تغذیه، مقادیر داده را در خود حفظ نمایند تا پس از اعمال مجدد تغذیه آن را وارد چرخه پردازش SRAM کنند. نتایج شبیه‌سازی در بخش سوم ارائه شده که در آنها از مدل دی‌اکسیدتیتانیوم در نرم‌افزار HSPICE برای ممریستور استفاده شده است. نتایج نشان می‌دهند که این ساختارها نسبت به ساختارهای پیشین، مصرف توان کمتری دارند. مقایسه با ساختارهای متعارف و کارهای قبلی در بخش چهارم و نتیجه‌گیری در بخش نهایی یا پنجم بررسی می‌شود.

۲- ساختارهای پیشنهادی

ویژگی‌های جذاب و منحصر به فرد ممریستورها باعث شده تا در زمینه‌های مختلف مانند طراحی فرانکنس بالا [۲۴]، مدارهای چندسطحی (از جمله سه سطحی) [۲۵]، طراحی سلول SRAM [۲۶، ۲۷] کاربرد داشته باشد. در [۲۸] سلول SRAM هفت‌ترانزیستوری و دو ممریستوری ارائه شده که یکی از ممریستورها برای ذخیره و بازیابی داده‌ها در زمان قطع تغذیه به کار می‌رود. مرجع [۲۹] سلول سه ترانزیستوری و دو ممریستوری را عرضه می‌کند که در عملیات write ممریستورها بصورت موازی با پلاریته معکوس و در عملیات read بصورت سری قرار دارند.

۲-۱- سلول SRAM هشت‌ترانزیستوری و دو ممریستوری پیشنهادی

سلول (8T2M SRAM) پیشنهادی در شکل (۱) نشان داده شده است. عملکرد این سلول مطابق با عملکرد سلول شش‌ترانزیستوری است؛ یعنی در عملیات Write هنگامی که WL فعال شود، اطلاعات مربوط به Bitline ها که در C_{BL} و C_{BLB} ذخیره شده است، درون گره‌های میانی

است [۷، ۸]. در [۹] نمونه چهار ترانزیستوری بدون بار، در [۱۰] نمونه چهار ترانزیستوری مبتنی بر مقاومت پلی‌سیلیکنی، در [۱۱] نمونه پنج ترانزیستوری، در [۱۲] و [۱۳] نمونه‌های شش، هفت و ده ترانزیستوری، در [۱۴] نمونه ده ترانزیستوری مبتنی بر اشمیت‌تریگر قابل رویت است؛ اما ایده اصلی در ساختارهای با پورت Read ایزوله شده، بهبود عملکرد مدار برای ولتاژهای تغذیه کوچک است. چراکه با کاهش ولتاژ تغذیه، حاشیه نویز استاتیکی و حساسیت در برابر تغییرات فرآیند بدتر می‌شود؛ بنابراین در این نوع از یک پورت جداگانه برای عملیات Read استفاده می‌شود؛ هرچند این کار باعث افزایش سطح اشغالی تراشه نیز می‌شود [۱۵، ۱۶]. در [۱۷، ۱۸] نمونه‌های هشت، نه و ده ترانزیستوری این نمونه مورد بررسی قرار گرفته است.

اما مشکل همه مدارات بالا آن است که قطع تغذیه منجر به حذف اطلاعات ذخیره شده در آنها است. اختراع ممریستور می‌تواند این مشکل را برطرف سازد. پیشینه حافظه غیرفراز به سال ۱۹۶۰ بازمی‌گردد، هنگامی که Widrow یک عنصر مداری جدید سه پایه با نام Memristor معرفی کرد که مقاومت آن توسط انترگال سیگنال جریان بحسب زمان کنترل می‌شود و به عنوان حافظه الکتروولتی برای تشکیل ساختار پایه در معماری مدارهای عصبی تحت عنوان نرون خطی انطباقی^۳ (ADALINE) بود [۱۹]. چند سال بعد، Chua و Kang تعمیم کلی از ویژگی‌های عمومی ممریستورها را در دسته‌بندی ویژه‌ای از ادوات دینامیک غیرخطی ارائه کردند که قطعات Memristive نامیده شد [۲۰]. در تعریف ممریستور براساس قانون اهم و در فضای حالت، از یکی از دو مدل کنترل شده با جریان یا ولتاژ زیر استفاده می‌شود. برای ممریستور کنترل شونده با جریان داریم:

$$v = R(x)i \quad (1)$$

$$\frac{dx}{dt} = f(x, i) \quad (2)$$

و برای ممریستور کنترل شونده با ولتاژ داریم:


$$i = G(x)v \quad (3)$$

$$\frac{dx}{dt} = g(x, v) \quad (4)$$

پارامترهای اسکالر R(x) و G(x) به ترتیب Memductance و Memristance نامیده می‌شوند که واحد آنها به ترتیب اهم (Ω) و زیمنس (S) است. بردار حالت $x = (x_1, x_2, \dots, x_n)$ دارای $n \geq 1$ جزء است که متغیرهای حالت نامیده می‌شوند و آنها پارامترهای فیزیکی درونی را که به هیچ‌یک از متغیرهای بیرونی مانند ولتاژ و جریان وابسته نیست، ارائه می‌کنند [۲۱، ۲۲].

وقتی ولتاژ تغذیه مدار قطع می‌شود، ممریستور آخرین مقاومت (اطلاعات) ایجاد شده در خود را تا زمانی که ولتاژ با مقدار و پلاریته متفاوت به آن اعمال شود، حفظ می‌کند؛ بنابراین نیازی به مصرف انرژی جهت حفظ اطلاعات نیست و فقط زمانی که می‌خواهیم اطلاعات را از روی آن بخوانیم، انرژی مصرف می‌شود. یک ویژگی جالب برخی ممریستورها پاسخ غیرخطی به جریان یا ولتاژ است. ممریستور غیرخطی آستانه جریان یا ولتاژ را نشان می‌دهد، به طوری که مقاومت، توسط

می‌رسد که این بهمنزله ذخیره‌سازی اطلاعات QB (یعنی ۰) در RBL است. حال اگر مقدار QB برابر با ۱ باشد، آنگاه مقدار RBL در همان مقدار پیش شارژ خود یعنی Vdd باقی می‌ماند و در حقیقت مقدار QB (یعنی ۱) در آن ذخیره می‌شود. مادامی که RWL فعال باشد این عملیات پیوسته ادامه خواهد یافت؛ اما هنگامی که RWL غیرفعال گردد، اتصال بین RBL و گره‌های میانی قطع و این مقادیر روی C_{RBL} ذخیره می‌ماند. در اینجا نیز هنگامی که اتصال ولتاژ تغذیه از مدار قطع شود، ممریستور مقادیر گره‌ها را در خود ذخیره نگه می‌دارد.



شکل (۲): سلول SRAM نهترانزیستوری و دو ممریستور پیشنهادی

۳- نتایج شبیه‌سازی

در [۳۰] مدل‌های مختلفی برای ممریستورها مربوط به خانواده نرمافزار SPICE از جمله HSPICE ارائه شده است. از جمله این مدل‌ها می‌توان به ممریستور ایده‌آل، ممریستور دوقطبی با آستانه، ممریستور تغییر حالت از عایق به فلز اشاره نمود. مدل ممریستوری پیشنهادی شکل ۲ ارائه شده است، ممریستور تغییر فاز (PCM) نام دارد که در آن ذخیره اطلاعات مبتنی بر انتقال فاز برگشت‌پذیر مواد است، لذا سلول PCM به عنوان سامانه Memristive کنترل شونده با ولتاژ یا جریان مرتبه دوم غیرقطبی توصیف می‌شود. بر اساس این نظریه، مدل سلول PCM بر اساس معادلات توصیف تغییر فاز و دما به صورت زیر بیان می‌شود که در آن، دمای T و ظرفیت کریستالی C_x به عنوان متغیرهای حالت درونی است [۳۲].


$$I = R^{-1}(C_x \cdot V_M) V_M \quad (5)$$

$$\frac{dT}{dt} = \frac{V_M^2}{C_h R(C_x, V_M)} + \frac{\delta}{C_h} (T_r - T) \quad (6)$$

$$\frac{dC_x}{dt} = \alpha(1 - C_x)\theta(T - T_x)\theta(T_m - T) - \beta C_x\theta(T - T_m) \quad (7)$$

$$R(C_x, V) = R_{OFF} + (1 - C_x) \frac{R_{OFF} - R_{ON}}{e^{\frac{V - V_t}{V_0}} + 1} \quad (8)$$

Q و QB ذخیره می‌شوند؛ به عبارت دیگر اگر BL برابر با QB باشد، خازن Q نیز تا Vdd شارژ و خازن QB تا سطح زمین دشارژ می‌گردد. هنگامی که WL غیرفعال شود، این مقادیر روی خازن‌های Q و QB ذخیره می‌مانند. در عملیات Read، مقادیر گره‌های میانی توسط Bitline ها که از طریق مدار خارجی پیش‌شارژ برابر با ۱ هستند، خوانده می‌شود. از آنجایی که مقادیر Q و QB به ترتیب ۰ و ۱ (یا بالعکس) هستند، به محض این که WL فعال شود، یکی از Bitline ها درون خازن گره دشارژ و Bitline موردنظر ۰ می‌شود و با توجه به این که گره میانی ابتدا مقدار ۰ را در خود ذخیره کرده بوده است، این مانند آن است که Write گره درونی در Bitline ذخیره شده است. مطابق باحالت وقتی WL غیرفعال شود، این مقادیر در Bitline ها باقی می‌ماند. اگر ولتاژ تغذیه به دلایل مختلف قطع شود، ممریستور اطلاعات گره‌ها را در خود ذخیره نگه می‌دارد و به محض برقراری مجدد اتصال ولتاژ تغذیه به مدار، آن را بازیابی می‌کند.



شکل (۱): سلول SRAM هشت‌ترانزیستوری و دو ممریستور پیشنهادی

۲-۲- سلول SRAM نهترانزیستوری و دو ممریستوری پیشنهادی

در سلول (9T2M SRAM) پیشنهادی شکل ۲، دو ممریستور به همراه دو ترانزیستور کنترل کننده اتصال به زمین برای ایجاد حافظه غیرفرار به سلول هفت‌ترانزیستوری اضافه شده است. در وضعیت Write وقتی WL برای ۱ می‌شود، مقدار ذخیره شده در گره میانی Q که به عنوان خروجی حالت Write شناخته می‌شود، ذخیره می‌گردد. در این وضعیت، هنگامی که BL برابر با Vdd باشد، خازن Q نیز تا Vdd شارژ و خازن QB تا سطح ۰ دشارژ می‌شود تا گره Q روی گره و مکمل آن روی QB گره قرار گیرد. مادامی که WL فعال باشد، این عملیات پیوسته ادامه خواهد یافت؛ اما هنگامی که WL غیرفعال گردد، این مقادیر روی خازن-های Q و QB ذخیره می‌مانند. در این عملیات، M7 خاموش است تا اتصال فیدبک را قطع نماید. در عملیات Read چون مقادیر Q و QB به ترتیب ۰ و ۱ (یا بر عکس) هستند و همچنین BL و RBL از طریق مدار خارجی پیش‌شارژ شده‌اند، به محض این که RWL فعال شود، عملیات Read اتفاق می‌افتد. در این وضعیت اگر مقدار QB در سطح ۰ باشد، خازن CRBL درون خازن QB دشارژ شده و سطح RBL به

پارامترهای کیفی مدار در جدول (۲) مرتب شده‌اند. در ادامه برای بررسی قابلیت اطمینان ساختار طراحی شده، سلول موردنظر تحت تحلیل مونت کارلو برای دو پارامتر توان دینامیکی و زمان دسترسی قرار گرفت. برای این کار، ۵ درصد خطا در توزیع گوسین داده‌های ابعاد اعمال و ۲۰۰ تحلیل تصادفی انجام شد. شکل ۵ هیستوگرام توان دینامیکی و زمان دسترسی مربوط به ۰ Write را نشان می‌دهد. مشخص است که بیشترین پراکندگی توان بین ۳/۵۲ تا ۳/۵۳ میکرووات است و میانگین توان برابر با ۳/۵۲۷ میکرووات است. همچنین زمان دسترسی نیز دارای بیشترین پراکندگی داده‌ها بین ۸۰ تا ۸۲ پیکوثانیه با میانگین زمان دسترسی برابر با ۴۵/۵۶۰ پیکوثانیه است.

همچنین، نتایج شبیه‌سازی مشابه نشان می‌دهند که میانگین توان دینامیکی و زمان دسترسی برای ۱ Write به ترتیب برابر با ۴۲۰/۴ میکرووات و ۴۲۰/۲ پیکوثانیه و برای ۰ Read ۶/۵۵ میکرووات و ۶/۵۵ پیکوثانیه است. پیکوثانیه و برای ۱ Read ۶/۵۵ میکرووات و ۶/۵۵ پیکوثانیه است. میانیم در شرایط بار یکسان، با افزایش ولتاژ، جریان شارژ و دشارژ خازن‌ها افزایش می‌یابد. لذا در یک شبیه‌سازی دیگر، اثر افزایش ولتاژ تغذیه از ۱/۲ ولت تا ۲ ولت در افزایش همه اجزای توان مصرفی دینامیکی و کاهش تأخیر زمانی برای حالت ۰ Write در شکل ۶ نشان داده شده است. ۱ Read، ۰ Write و ۱ Read نیز نمودارهای مشابه‌ی را نشان می‌دهند.

شكل‌های ۷-۱(الف)، ۷-۲(ب) و ۷-۳(پ) به ترتیب حاشیه نویز حالت Write، حالت Read و حالت Hold را نشان می‌دهند. همان‌گونه که مشخص است حاشیه نویز استاتیکی برای حالت Write برابر با ۷/۲۵۰ ولت، برای حالت Read برابر با ۰/۵۶۸ ولت و برای حالت Hold نیز برابر با ۰/۴۴۸ ولت است.

۳-۲-۳- شبیه‌سازی مدار 9T2M

در ساختار سلول پیشنهادی، ابعاد ترانزیستورهای درایو و مشخصات ممریستورها مشابه مدار قبلی است. شبیه‌سازی‌های عملکرد مدار در حالت Write و Read های مختلف کاملاً مشابه مدار 8T2M استکه صحت عملکرد مدار را نشان می‌دهد. پارامترهای کیفی مدار در جدول ۳ مرتب شده‌اند.

همچنین تحلیل مونت کارلو با روش مشابه مدار قبلی نشان می‌دهد: در ۰ Write بیشترین پراکندگی توان مصرفی دینامیکی بین ۲/۲ میکرووات و ۲/۴ تا ۲/۴ میکرووات و میانگین توان دینامیکی برابر با ۲/۲۴۳ میکرووات و میانگین زمان دسترسی برابر ۶۹/۱۳ پیکوثانیه است. مقدار میانگین توان دینامیکی و زمان دسترسی ۱ Write برابر با ۵/۷۵۲ میکرووات و ۲۱۰/۳ پیکوثانیه است.

در اینجا، C_h خازن حرارتی، δ ثابت اتلاف، T_r دمای محیطی، θ پله، T_m دمای نقطه ذوب، T_x دمای نقطه گذار کریستال، α و β به ترتیب ثابت‌های تعريف نرخ بینظمی و کریستالیزه شدن، V_t ولتاژ آستانه، R_{ON} و V_0 محدوده مقادیر روش و خاموش بودن Memristance و پارامتر تعیین شکل منحنی V -I هستند. لذا مشخصات ممریستورهای بکاررفته در شبیه‌سازی طبق جدول (۱) و برابر در نظر گرفته شده است تا رعایت تقارن در مدار شود. با استفاده از مدل فوق، دو مدار پیشنهادی در فناوری ۱۸۰ نانومتر CMOS شبیه‌سازی و نتایج زیر حاصل شد.

جدول (۱): مشخصات ممریستورهای سلول SRAM هشت ترانزیستوری و دو ممریستوری پیشنهادی


Parameter	R_{on} (k Ω)	R_{off} (k Ω)	R_{ini} (k Ω)	α (M Ω)	β (M Ω)	C_h (fF)	C_{xini} (fF)
MEM _{1,2}	10	1000	1	20	100	2	0
Parameter	T_r	T_x	T_m	T_{ini}	D (μm)	V_{tr} (v)	V_0 (v)
MEM _{1,2}	20	200	600	0	1	1.8	0.05

۳-۱-۸T2M مدار


ترانزیستورهای درایو بالاترین و ترانزیستورهای بار کمترین جریان دهی را باید داشته باشند. لذا نسبت W/L ترانزیستورهای M2 و M1 برابر ۴ و M6 برابر ۲ و در سایر ترانزیستورها برابر ۱ فرض شد. شکل ۳، به صورت نمونه مربوط به تست عملکرد مدار در حالت Write به ازای $BL=0$ (BLB=1) است. همان‌گونه که مشخص است، با لحاظ کردن شرایط اولیه در شبیه‌سازی، BL پیش‌شارژ شده است. به محض فعال شدن WL، مقدار BL در Q و مقدار QB در BLB ذخیره می‌شوند. هنگامی که WL غیرفعال می‌شود، خازن‌های Q و QB مقدار خود را حفظ می‌کنند.

بطور مشابه، وقتی $BL=1$ است با فعال شدن WL گره Q شارژ شده و مقدار BL را در خود ذخیره می‌کند. با غیرفعال شدن WL نیز این مقدار همچنان در Q باقی می‌ماند. در عملیات Read به ازای $Q=0$ نیز مشاهده شد که BL و BLB با استفاده از مدار پیش‌شارژ تا Vdd شارژ شده‌اند. مقدار Q و QB نیز به ترتیب تا سطح ۰ و ۱ رفتند. به محض فعال شدن WL، مقدار BL در خازن Q دشارژ شده و به سطح ۰ می‌رسد و با قطع شدن WL نیز گره‌ها ولتاژهای ذخیره شده در خود را حفظ می‌کنند. عملیات Read برای زمانی که Q در حالت QB و Vdd در حالت ۰ است نیز برعکس حالت قبل است.

در شکل (۴) در بازه‌ای، ولتاژ تغذیه مدار قع و مجدد وصل شده است. واضح است که اطلاعات گره‌های مدار بازیابی شده است. لازم به ذکر است آزمون‌های فوق در محدوده فرکانسی گیکاهرتز صورت گرفته است تا نشان دهد مدار در فرکانس‌های بالا نیز دارای عملکرد صحیح است.




شکل (۳): عملیات Write 0 در سلوی 8T2M پیشنهادی




شکل (۴): عملیات Refresh در سلوی 8T2M پیشنهادی

جدول (۲): پارامترهای کیفی سلوی 8T2M پیشنهادی


Parameter	Value	Parameter	Value
Write '0' Time (ps)	80.631	Static Power – Write '0' (pw)	13.291
Write '1' Time (ps)	235.13	Static Power – Write '1' (pw)	13.291
Read '0' Time (ps)	420.92	Static Power – Read '0' (pw)	13.658
Read '1' Time (ps)	420.92	Static Power – Read '1' (pw)	13.658
Dynamic Power – Write '0' (μ w)	3.526	SNM – Write (v)	0.725
Dynamic Power – Write '1' (μ w)	3.526	SNM – Read (v)	0.568
Dynamic Power – Read '0' (μ w)	6.557	SNM – Hold (v)	0.448
Dynamic Power – Read '1' (μ w)	6.557		



شکل (۵): نتایج ۲۰۰ تحلیل مونت کارلو در عملیات ۰ Write در سلول 8T2M پیشنهادی



شکل (۶): اثر افزایش ولتاژ تغذیه در تاخیر و توان مصرفی حین عملیات ۰ Write در سلول 8T2M پیشنهادی



شکل (۷): حاشیه نویز حالت Read (راست)، Write (وسط) و Hold (چپ) در سلول 8T2M 8 پیشنهادی

۴- مقایسه با ساختارهای متعارف و کارهای قبلی
در مرحله اول، برای مقایسه سلول 8T2M 8 پیشنهادی، سلول شش-ترانزیستوری پایه و برای مقایسه سلول 9T2M 9 پیشنهادی، سلول هفت-ترانزیستوری پایه را با درنظر گرفتن ابعاد برابر ترانزیستورها طراحی

بهازی Read ۰ میانگین توان دینامیکی $1/463$ میکرووات و زمان دسترسی برابر با 86 پیکوثانیه و بهازی Read ۱ توان مصرفی $1/146$ میکرووات و زمان دسترسی $250/1$ پیکوثانیه است.

۵- نتیجه‌گیری

در این مقاله، از ترکیب فناوری CMOS و المان ممریستور، سلول‌های 8T2M-SRAM و 9T2M-SRAM از نوع غیرف/ar با استفاده از فناوری ۱۸۰ نانومتر TSMC در ولتاژ تغذیه ۱/۸ ولت طراحی شدند. نتایج حاصل از شبیه‌سازی، بهبود عملکرد نسبت به سلول‌های متعارف ۶T و ۸T را از نظر قابلیت مصرفی دینامیکی نشان می‌دهند. از این‌رو می‌توان از آن‌ها در آرایه‌های حافظه غیرف/ar استفاده نمود. بهترین بهبود در سلول 8T2M مربوط به توان حالت Write بود که ۱۰٪ بهبود نسبت به سلول پیشین داشت. همچنین بهترین بهبود در سلول 9T2M مربوط به توان حالت Read بود که برای حالت 0 Read حدود ۵۴٪ و برای ۱ Read حدود ۷۱٪، بهبود مشاهده شد. همچنین وجود ممریستور در سلول‌های طراحی شده باعث شد که وقتی ولتاژ تغذیه مدار قطع شد، ممریستور آخرین مقاومت ایجادشده در خود را حفظ کند و به محض اتصال مجدد تغذیه، اطلاعات بازیابی شود بدون آن‌که نیاز به مصرف انرژی جهت حفظ اطلاعات باشد. ممریستورها را می‌توان برای ذخیره-سازی مقادیر تکبیتی از قبیل ۰ و ۱ یا مقادیر دوبیتی (همجون ۰۰، ۱۰ و ۱۱) برای آرایه‌های دوبیتی و چند بیتی بکار برد.

و شبیه‌سازی نموده‌ایم. دلیل این کار قیاس صحیح بین دو ساختار است. نتایج حاصل از شبیه‌سازی سلول شش ترانزیستوری پایه و میزان بهبود سلول 8T2M پیشنهادی نسبت به آن و نیز سلول هفت ترانزیستوری پایه و میزان بهبود سلول 9T2M پیشنهادی در جدول ۴ مرتب شده‌اند. همان‌طور که از جدول ۴ مشخص است، توان دینامیکی و زمان دسترسی Write بهبود یافته است؛ حاشیه نویز استاتیکی بدون تغییر مانده است و ساختارهای جدید نسبت به ساختارهای پیشین دارای ثبات در حاشیه Trade-Off نویز می‌باشند؛ اما می‌دانیم پارامترهای کیفی مدار در حالت قرار دارند؛ یعنی نمی‌توان تمامی پارامترها را همزمان بهبود داد. مهم‌ترین مشکلی که در طراحی وجود دارد، توان استاتیکی است که با توجه به افزایش تعداد گره‌های درونی، طبیعی است که در حالت ایستا، جریان-کشی افزایش یابد. البته این امر احتساب ناپذیر بود، زیرا به حافظه غیرف/ar نیاز داشتیم. ضمناً واضح است که بیشترین بهبود بین پارامترهای مذکور مربوط به توان مصرفی حالت Write و کمترین بهبود مربوط به زمان دسترسی 1 Write است.

در مرحله دوم، در جدول ۵ نتایج حاصل از دو طرح پیشنهادی با سایر تحقیقات مقایسه می‌شود. واضح است که مصرف توان که اصلی‌ترین هدف این پژوهش بوده است، نسبت به عموم کارهای معتبر چاپ شده موجود، بهبود یافته است و می‌توان گفت: هدف اصلی این پژوهش یعنی طراحی سلول SRAM کم‌صرف با حافظه غیرف/ar محقق شده است.

جدول (۳): پارامترهای کیفی سلول 9T2M پیشنهادی

Parameter	Value	Parameter	Value
Write '0' Time (ps)	69.07	Static Power – Write '0' (pw)	13.29
Write '1' Time (ps)	212.8	Static Power – Write '1' (pw)	19.18
Read '0' Time (ps)	85.89	Static Power – Read '0' (pw)	13.65
Read '1' Time (ps)	248.1	Static Power – Read '1' (pw)	13.65
Dynamic Power – Write '0' (μ w)	2.238	SNM – Write (v)	0.611
Dynamic Power – Write '1' (μ w)	5.686	SNM – Read (v)	0.568
Dynamic Power – Read '0' (μ w)	0.661	SNM – Hold (v)	0.470
Dynamic Power – Read '1' (μ w)	0.336		

جدول (۴): مقایسه پارامترهای سلول‌های شش و هفت ترانزیستوری متعارف با سلول‌های پیشنهادی در این مقاله

Parameter	6T SRAM	Improvement 8T2M to 6T	7T SRAM	Improvement 9T2M to 7T
Write '0' Time (ps)	85.23	6%	68.97	0%
Write '1' Time (ps)	239.2	1.7%	209.8	-1.4%
Read '0' Time (ps)	415.1	-1.3%	86.02	1.3%
Read '1' Time (ps)	415.1	-1.3%	250.4	1%
Dynamic Power – Write '0' (μ w)	3.944	11.8%	2.850	27.3%
Dynamic Power – Write '1' (μ w)	3944	11.8%	5.730	1%
Dynamic Power – Read '0' (μ w)	6.695	6.1%	1.463	121%
Dynamic Power – Read '1' (μ w)	6.695	6.1%	1.146	241%
Static Power – Write '0' (pw)	9.183	-31%	9.18	-31%
Static Power – Write '1' (pw)	9.183	-31%	4.46	-76%
Static Power – Read '0' (pw)	9.551	-30%	9.55	-30%
Static Power – Read '1' (pw)	9.551	-30%	9.55	-30%
SNM – Write (v)	0.725	0%	0.611	0%
SNM – Read (v)	0.568	0%	0.568	0%
SNM – Hold (v)	0.448	0%	0.470	0%

جدول (۵): مقایسه پارامترهای سلول‌های پیشنهادی با کارهای گذشته

Structure	Year	Delay (ps)				Dynamic Power (μ w)			
		W0	W1	R0	R1	W0	W1	R0	R1
3T2M-SRAM [۳۶]	2013	5900	5900	200	200	32.3	136	306	340
7T1R-SRAM [۳۳]	2014	20.1	21.4	26.9	26.9	6980	6980	6980	6980
6T2M1D-SRAM[۳۴]	2014	186	424	54.8	15.0	8.60	31.2	0.99	0.3
4T2M-SRAM [۳۵]	2016	2500	2500	100	100	18.1	6.88	103	125
7T2M-SRAM [۲۸]	2019	8.89	8.43	0.63	0.63	8.24	8.24	8.24	8.24
8T2M-SRAM [This Work]	2019	80.6	235	420	420	3.52	3.52	6.55	6.55
9T2M-SRAM [This Work]	2019	69	212	85.8	248	2.23	5.68	0.66	0.33

- [12] A. Pavlov, M. Sachdev, "CMOS SRAM circuit design and parametric test in nano-scaled technologies: process-aware SRAM design and test", vol. 40, Springer Science & Business Media, Switzerland, 2008.
- [13] R. E. Aly, M. A. Bayoumi, "Low-power cache design using 7T SRAM cell", IEEE Trans. on Circuits and Systems II: Express Briefs, vol. 54, no. 4, pp. 318-322, 2007.
- [14] J. Singh, S. P. Mohanty, D. K. Pradhan, "Robust SRAM designs and analysis", Springer Science & Business Media, Switzerland, 2012.
- [15] J. P. Kulkarni, K. Kim, K. Roy, "A 160 mV robust Schmitt trigger based subthreshold SRAM", IEEE Journal of Solid-State Circuits, vol. 42, no. 10, pp. 2303-2313, 2007.
- [16] L. Wen, X. Cheng, K. Zhou, S. Tian, X. Zeng, "Bit-interleaving-enabled 8T SRAM with shared data-aware write and reference-based sense amplifier", IEEE Trans. on Circuits and Systems II: Express Briefs, vol. 63, no. 7, pp. 643-647, 2016.
- [17] Z. Liu, V. Kursun, "Characterization of a novel nine-transistor SRAM cell", IEEE transactions on very large scale integration (VLSI) systems, vol. 16, no. 4, pp. 488-492, 2008.
- [18] B. H. Calhoun, A. P. Chandrakasan, "A 256-kb 65-nm sub-threshold SRAM design for ultra-low-voltage operation", IEEE Journal of Solid-State Circuits, vol. 42, no. 3, pp. 680-688, 2007.
- [19] K. Eshraghian, O. Kavehei, K.-R. Cho, J. M. Chappell, A. Iqbal, S. F. Al-Sarawi, et al., "Memristive device fundamentals and modeling: Applications to circuits and systems simulation", Proceedings of the IEEE, vol. 100, no. 6, pp. 1991-2007, 2012.
- [20] G. Papandroulidakis, A. Serb, A. Khiat, G. V. Merrett, T. Prodromakis, "Practical implementation of memristor-based threshold logic gates", IEEE Trans. on Circuits and Systems I: Regular Papers, vol. 66, no. 8, pp. 3041-3051, Aug. 2019.
- [21] I. Vourkas, G. C. Sirakoulis, "Memristor-based nanoelectronic computing circuits and architectures", vol. 19: Springer, Switzerland, 2016.
- [22] I. Vourkas, G. C. Sirakoulis, "A novel design and modeling paradigm for memristor-based crossbar circuits", IEEE Trans. on Nanotechnology, vol. 11, no. 6, pp. 1151-1159, Nov. 2012.
- [23] S. Kvatinsky, E. G. Friedman, A. Kolodny, U. C. Weiser, "The desired memristor for circuit designers", IEEE Circuits and Systems Magazine, vol. 13, no.2, pp. 17-22, 2013.

مراجع

- [۱] کریمی اسماعیل، "طراحی و شبیه‌سازی تقویت‌کننده کم نویز باند باریک با توان مصرفی پایین در فناوری ۱۸۰ نانومتر CMOS روش‌های هوشمند در صنعت برق، سال: ۱۰، ش: ۲۸-۲۳، ص: .۳۹، ۱۳۹۸.
- [2] A. Golmakani, K. Mafinejad, A. Kouzani, "The parasitic-aware design and optimization of CMOS distributed amplifier using multi objective genetic algorithm", Majlesi Journal of Electrical Engineering, vol. 2, no. 2, pp. 1-8, 2009.
- [3] A. Ebrahimi, E. Kargaran, A. Golmakani, "Design and Analysis of Three New SRAM Cells", Majlesi Journal of Electrical Engineering, vol. 6, no. 4, Dec. 2012.
- [4] C. Sun, K. Han, X. Gong, "Performance evaluation of static random access memory (SRAM) based on negative capacitance finFET", Proceeding of the IEEE/ICICDT, pp. 1-4, SUZHOU, China, 2019.
- [5] S. Bhatti, R. Sbiaa, A. Hirohata, H. Ohno, S. Fukami, S.N. Piramanayagam, "Spintronic based random access memory: A review", Materials Today, vol. 20, no. 9, pp. 530-548, 2017.
- [6] J. B. Shaik, S. Singhal, N. Goel, "Analysis of SRAM metrics for data dependent BTI degradation and process variability", Integration, vol. 72, pp. 148-162, May 2020.
- [7] Y. Chen, M. Fan, V. P. Hu, P. Su, C. Chuang, "Design and analysis of robust tunneling FET SRAM", IEEE Trans. on Electron Devices, vol. 60, no. 3, pp. 1092-1098, March 2013.
- [8] S. Ahmad, B. Iqbal, N. Alam, M. Hasan, "Low leakage fully half-select-free robust SRAM cells with BTI reliability analysis", IEEE Trans. on Device and Materials Reliability, vol. 18, no. 3, pp. 337-349, Sept. 2018.
- [9] K. Takeda, Y. Aimoto, N. Nakamura, H. Toyoshima, T. Iwasaki, K. Noda, et al., "A 16 Mb 400 MHz loadless CMOS four-transistor SRAM macro", IEEE Journal of Solid-State Circuits, vol 35, no. 11, pp. 1631-1640, 2000.
- [10] K. Noda, K. Matsui, K. Takeda, N. Nakamura, "A loadless CMOS four-transistor SRAM cell in a 0.18-/spl mu/m logic technology", IEEE Transactions on Electron devices, vol. 48, no. 12, pp. 2851-2855, 2001.
- [11] I. Carlson, S. Andersson, S. Natarajan, A. Alvandpour, "A high density, low leakage, 5T SRAM for embedded caches", Proceedings of the IEEE/ESSCIR, pp. 215-218, Leuven, Belgium, Sept. Sept. 2004.

- [24] K. Da Xu, Y. H. Zhang, L. Wang, M. Q. Yuan, Y. Fan, W. T. Joines, et al., "Two memristor SPICE models and their applications in microwave devices", IEEE Transactions on Nanotechnology, vol. 13, no 3, pp. 607-616, 2014.
- [25] N. S. Soliman, M. E. Fouda, A. G. Radwan, "Memristor-CNTFET based ternary logic gates", Microelectronics journal, vol. 72, pp. 74-85, 2018.
- [26] Z. Lin, Y. Wang, C. Peng, X. Wu, X. Li, J. Chen, "Multiple sharing 7T1R nonvolatile SRAM with an improved read/write margin and reliable restore yield", IEEE Trans. on Very Large Scale Integration (VLSI) Systems, vol. 28, no. 3, pp. 607-619, March 2020.
- [27] S. Kannan, N. Karimi, O. Sinanoglu, R. Karri, "Security vulnerabilities of emerging nonvolatile main memories and countermeasures", IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, vol. 34, no. 1, pp. 2-15, Jan. 2015.
- [28] J. Singh, B. Raj, "Design and investigation of 7T2M-NVSRAM with enhanced stability and temperature impact on store/restore energy", IEEE Trans. on Very Large Scale Integration (VLSI) Systems, vol. 27, no 6, pp. 1322-1328, 2019.
- [29] S. Sarwar, S. A. N. Saqueb, F. Quaiyum, A. H.-U. Rashid, "Memristor-based nonvolatile random access memory: Hybrid architecture for low power compact memory design", IEEE Access, vol. 1, pp. 29-34, 2013.
- [30] D. Bielek, M. Di Ventra, Y. V. Pershin, "Reliable SPICE simulations of memristors, memcapacitors and meminductors", arXiv preprint arXiv: 1307.2717, 2013.
- [31] J. Secco, F. Corinto, A. Sebastian, "Flux-charge memristor model for phase change memory", IEEE Trans. on Circuits and Systems II: Express Briefs, vol. 65, no. 1, pp. 111-114, 2017.
- [32] D. Bielek, V. Biolkova, Z. Kolka, "Modified MIM model of titanium dioxide memristor for reliable simulations in SPICE", Proceeding of the IEEE/SMACD, pp. 1-4, Giardini Naxos, 2017.
- [33] W. Wei, K. Namba, J. Han, F. Lombardi, "Design of a nonvolatile 7T1R SRAM cell for instant-on operation", IEEE Transactions on Nanotechnology, vol. 13, no. 5, pp. 905-916, 2014.
- [34] M. Elshamy, H. Mostafa, Y. H. Ghallab, M. S. Said, "A novel nondestructive read/write circuit for memristor-based memory arrays", IEEE Transactions on Very Large Scale Integration (VLSI) Systems, vol. 23, no. 11, pp. 2648-2656, 2014.
- [35] V. Saminathan, K. Paramasivam, "Design and Analysis of Low Power Hybrid Memristor-CMOS Based Distinct Binary Logic Nonvolatile SRAM Cell", Circuits and Systems, vol. 7, no. 3, p. 119-127, 2016.

زیرنویس‌ها:

1. Static Random Access Memory
2. Static Noise Margin
3. Adaptive Linear Neuron
4. Hard Disk

Design and Analysis of 2 Memristor-Based Nonvolatile SRAM Cells

Ali Rezaei^{1,3}, Sayed Mohammad Ali Zanjani^{2,3*}

1- Ms.C.- Smart Microgrid Research Center, Najafabad Branch, Islamic Azad University,
Najafabad, Iran

2- Assistant Professor- Smart Microgrid Research Center, Najafabad Branch, Islamic Azad
University, Najafabad, Iran

3- Department of Electrical Engineering, Najafabad Branch, Islamic Azad University, Najafabad,
Iran

Abstract: In microelectronic applications, the enhancement and scaling to the nanometer technology has caused the SRAM memories to be used as one of the basic and essential components in wireless communications in high performance server processors, multimedia applications and Systems On-Chip (SoC). In the recent years, different SRAM cells have been designed and the 6T-SRAM structure is the most commonly used. However, the supply voltage variations and disconnection may eliminate the stored data. The Memristor is invented as one of the mostly used nano-devices, it can solve the problem due to the fast switching speed, high endurance and data retention, low power consumption, high integration density and CMOS compatibility. In this thesis, two novels high-performance non-volatile SRAM cell using the CMOS-Memristor technique for SRAM memory array are proposed. In the first design, SRAM has eight MOSFETs and two Memristors (8T2M-SRAM) and in the second design, SRAM has nine MOSFETs and two Memristors (9T2M-SRAM). The proposed SRAM cells are designed using 0.18 μ m CMOS TSMC Technology at 1.8v supply voltage. The design strategy is to reduce the power consumption, improve the Static Noise Margin (SNM) in the design of the non-volatile SRAM cell over the previous cell. The results show, write '0' and write '1' dynamic power consumption the 8T2MSRAM cell has a 10% improvement over the 6T-SRAM. Also, there is a 54% improvement in the dynamic power consumption the 9T2M-SRAM cell in the read '0' mode and a 71% improvement in the read '1' mode. It is worth noting that the simulations are performed in HSPICE.

Keywords: 8T2M-SRAM, 9T2M-SRAM, Memristor, Non-Volatile, Low-Power, Stable, High-Speed.