

# طراحی و شبیه‌سازی یک مبدل تمام پل شیفت‌فازی برای سیستم‌های تولید انرژی ترکیبی

رضا نجیمی<sup>(۱)</sup>، مسعود جباری<sup>(۲)\*</sup>، سید محمد مهدی میرطلاعی<sup>(۳)</sup>

<sup>(۱)</sup> گروه مهندسی برق، دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

<sup>(۲)</sup> استادیار گروه مهندسی برق، دانشکده مهندسی برق، واحد نجف آباد، دانشگاه آزاد اسلامی، نجف آباد، ایران

rezanajimi@yahoo.com<sup>(۱)</sup>, Jabbari.univ@gmail.com<sup>(۲)</sup>, mirtalaei.iaun@gmail.com<sup>(۳)</sup>

**چکیده:** در این مقاله، طراحی و شبیه‌سازی یک مبدل تمام پل شیفت‌فازی تحت سوئیچینگ ولتاژ صفر (ZVS) ارائه شده است. مبدل DC/DC تمام پل با مدولاسیون شیفت‌فازی، به واسطهٔ تلفات سوئیچینگ کم، کاربرد زیادی در وسایل الکتریکی توان و ولتاژ بالا دارد. در این مقاله یک مبدل تمام پل شیفت‌فازی با توان 3KW و فرکانس سوئیچینگ 100KHz طراحی و با استفاده از نرم‌افزار PSIM به منظور آنالیز مدار برای ساخت عملی، شبیه‌سازی شده است. این مبدل برای سیستم‌های تولید انرژی ترکیبی (HES) که دارای روش کنترلی State Space هستند، مانند انرژی‌های نو در نظر گرفته شده است. روش کنترلی State Space قادر است چندین منبع الکتریکی مانند فوتولوئیک و نیروی باد را کنترل کند. نتایج شبیه‌سازی در این نوع مبدل‌ها نشان می‌دهد که در حالت بار کامل بازدهی بالاتر از ۹۰٪ به دست می‌آید.

**کلمات کلیدی:** مبدل تمام پل شیفت‌فاز، سوئیچینگ تحت ولتاژ صفر، مبدل DC/DC، تولید انرژی ترکیبی.


ذخیره‌شده در سلف نشیتی ترانسفورمر و خازن خروجی سوئیچ‌های FET باعث ایجاد نوسان ولتاژ و جریان می‌شوند<sup>[۳، ۴]</sup>. مشکلاتی از جمله نوسان ولتاژ، نوسان جریان و تلفات بسیار بالای سوئیچینگ، توسط روشنی مرسوم به مدولاسیون شیفت‌فاز برطرف می‌شود. در این روش، سیگنال‌های کنترلی باعث ایجاد شرایط ZVS در زمان گذار سوئیچ‌های FET در لحظه‌ی روشن شدن می‌شود. شرایط سوئیچینگ نرم تحت ولتاژ صفر در زمان روشن شدن سوئیچ‌ها، توسط رزونانس بین خازن خروجی سوئیچ‌ها و سلف نشیتی ترانسفورمر ایزوله کننده فراهم می‌شود. در مبدل DC/DC تمام پل شیفت‌فازی عملکرد سوئیچینگ این اجازه را به سیمپیچ اویلیه‌ی ترانسفورمر می‌دهد تا در لحظاتی به منبع ولتاژ ورودی متصل شود و با جریان کشی مستقیم از آن از ایجاد اثر نوسان ولتاژ و جریان که ناشی از سلف نشیتی ترانسفورمر است جلوگیری کند. از انرژی ذخیره‌شده در سلف نشیتی ترانسفورمر به منظور تخلیه انرژی ذخیره‌شده در خازن خروجی سوئیچ‌های FET (MOSFETs) استفاده شده و سوئیچینگ نرم تحت ولتاژ صفر (ZVS) در لحظه‌ی روشن شدن فراهم می‌شود<sup>[۳، ۵]</sup>. عملکرد مبدل در فرکانس بالا، انتقال توان با چگالی بالا را نتیجه می‌دهد<sup>[۶، ۷]</sup>. مبدل طراحی شده در این مقاله در نرم‌افزار PSIM

## ۱- مقدمه

برای افزایش توان مبدل‌های سوئیچینگ باید به ناچار فرکانس سوئیچینگ را افزایش داد<sup>[۱]</sup>. با توجه به این موضوع که سوئیچ‌های FET، به عنوان ستون اصلی مبدل‌های سوئیچینگ، دارای مشخصات الکتریکی غیرخطی برای المان‌های پارازیتی خود در فرکانس‌های بالا هستند؛ بنابراین عملکرد صحیح مبدل‌ها در فرکانس‌های بالا دچار اختلال خواهد شد. در وسایل با چگالی توان بالا، تپولوژی تمام پل به طور گسترده‌ای مورد استفاده قرار می‌گیرد. علت این امر تعداد المان سوئیچ مورداستفاده در تپولوژی است<sup>[۲]</sup>. عملکرد نرم در سوئیچینگ المان‌های FET در مبدل تمام پل تأثیر مستقیمی در بازده دارد. در گذشته مدولاسیون عرض پالس (PWM) به عنوان سیگنال‌های کنترلی به گیت سوئیچ‌ها اعمال می‌شد. این مدولاسیون می‌تواند دارای زمان مرده و یا بدون آن باشد. این روش که به عنوان سوئیچینگ سخت شناخته می‌شود، باعث ایجاد تلفات سوئیچینگ و کاهش بازده می‌شود. در شرایطی که زمان مرده در مدولاسیون مد نظر قرار گیرد، تمام سوئیچ‌ها برای مدت زمان کوتاهی خاموش هستند و جریان بار به صورت هرزگرد از طریق دیودهای یکسوساز حرکت می‌کنند. انرژی

شبیه‌سازی شده است. نتایج شبیه‌سازی نشان می‌دهد که مبدل در بر کامل دارای بازدهی بالاتر از ۹۰٪ است.

## ۲- عملکرد و آنالیز حالت ماندگار



شکل ۱: شکل موج‌های کلیدی مدار

### مد چهارم ( $t_3 \sim t_4$ ):

در لحظه‌ی  $t = t_3$ ، سوئیچ  $S_3$  در شرط ZVS روشن می‌شود و جریان اولیه‌ی ترانسفورمر  $I_p$  به صورت هرزگرد از سوئیچ  $S_1$  و  $S_3$  انتقال می‌یابد (شکل ۲-۵).

### مد پنجم ( $t_4 \sim t_5$ ):

در لحظه‌ی  $t = t_4$ ، سوئیچ  $S_1$  خاموش شده و جریان اولیه‌ی ترانسفورمر شروع به شارژ خازن استنابر سوئیچ  $S_1$  یعنی  $C_1$  کرده و خازن استنابر سوئیچ  $S_2$  یعنی  $C_2$  را دشارژ می‌کند. زمانی که خازن استنابر  $C_2$  به طور کامل دشارژ شد، دیود موازی معکوس  $S_2$  شروع به هدایت کرده و شرط سوئیچینگ تحت ولتاژ صفر برای سوئیچ  $S_2$  فراهم می‌کند. باقی مدها نیز کاملاً مانند مد اول تا پنجم برای سوئیچ‌های مشابه تکرار می‌شود (شکل ۲-۵).

## ۳- طراحی مبدل تمام پل شیفت‌فازی

یک مبدل تمام پل شیفت‌فازی فرکانس بالا با توان ۳KW با شرایط زیر طراحی و در نرمافزار PSIM شبیه‌سازی شده است.

$$\begin{aligned} V_{in} &= 48v; & V_{in(rang)} &= 36v - 60v; \\ V_O &= 400v; & \eta &\geq 90\%; \\ I_{O(max)} &= 7.5A; & \Delta V_O &= 1v; \\ \Delta I_L &= 1.5A; & f_s &= 100 kHz; \\ D_{max} &= 0.4 & & \end{aligned}$$

مبدل تمام پل با مدولاسیون شیفت‌فاز، یک مبدل DC/DC ایزوله است. مطابق با شکل ۲، توپولوژی تمام پل شیفت‌فازی دارای چهار سوئیچ مانند مبدل تمام پل پایه است. اصلی‌ترین تفاوت این مبدل، سیگنال‌های کنترلی است. یک پایه از پل شامل جفت سوئیچ  $S_1$  و  $S_2$  است که سوئیچ‌ها به صورت مکمل یکدیگر با ۵۰٪ از دوره وظیفه، به جز یک زمان مرده‌ی کوتاه روشن می‌شوند. این موضوع به طور مشابه برای پایه‌ی دیگر پل که شامل سوئیچ‌های  $S_3$  و  $S_4$  است، تکرار می‌شود. سیگنال‌های گیت در شکل ۱ نمایش داده شده است.

همان‌طور که مشاهده می‌شود، سیگنال گیت سوئیچ‌های  $S_3$  و  $S_4$  نسبت به سیگنال گیت سوئیچ‌های  $S_1$  و  $S_2$  از نظر فاز، شیفت یافته‌اند. این امر باعث ایجاد شرایط ZVS در حالت گذراش سوئیچ‌ها می‌شود. شکل موج سیگنال‌های گیت سوئیچ‌ها و اولیه‌ی ترانسفورمر در حالت ماندگار مدار در شکل ۲ نمایش داده شده است. این تصویر نشان می‌دهد یک سیکل کامل مدار شامل ۱۰ مد عملکردی است که در ادامه توضیح داده خواهد شد [۸].

### مد اول ( $t_0 \sim t_1$ ):

در لحظه‌ی  $t = t_0$ ، سوئیچ  $S_2$  خاموش می‌شود. انرژی ذخیره شده در سلف نشستی ترانسفورمر باعث شارژ خازن خروجی  $S_2$  و دشارژ خازن خروجی  $S_1$  می‌شود (شکل ۲-الف).

### مد دوم ( $t_1 \sim t_2$ ):

در لحظه‌ی  $t = t_1$ ، سوئیچ  $S_1$  در شرط ZVS روشن و ولتاژ ثانویه‌ی ترانسفورمر برابر  $nV_m$  است و دیودهای یکسوساز  $D_4$  و  $D_1$  به صورت مستقیم بایاس شده و هدایت می‌کنند. جریان سلف خروجی شروع به افزایش می‌کند (شکل ۲-ب).

### مد سوم ( $t_2 \sim t_3$ ):

در لحظه‌ی  $t = t_2$ ، سوئیچ  $S_4$  خاموش شده و جریان اولیه‌ی ترانسفورمر، خازن خروجی سوئیچ  $S_4$  یعنی  $C_4$  را شارژ کرده و خازن خروجی سوئیچ  $S_3$  یعنی  $C_3$  را دشارژ می‌کند. زمانی که خازن  $C_3$  به طور کامل از مقدار  $V_{in}$  تا مقدار صفر دشارژ شد، دیود موازی معکوس  $S_3$  (دیود بدنی ماسفت) شروع به هدایت کرده تا شرط سوئیچینگ تحت ولتاژ صفر برای سوئیچ فراهم شود. در این مد ولتاژ ثانویه‌ی ترانسفورمر صفر شده و دیودهای یکسوساز  $D_1$  و  $D_4$  جریان را هدایت می‌کنند (شکل ۲-ج).

ولتاژ روی سلف خروجی  $L_o$ ، یعنی ( $nV_m - V_o$ ) و یک دوره تناوب برابر  $D_{eff}T_s$  است. در رابطه‌ی چهار داریم [۱۱]:

$$L_o = \frac{(nV_{in} - V_o)D_{eff}}{\Delta I_L f_s} \quad (4)$$

برای داشتن ریپل جریان خروجی  $\Delta I_L = 20\%$ ، مقدار سلف فیلتر خروجی برابر است با  $1.605 mH$ . برای انتخاب مقدار خازن فیلتر خروجی با توجه به میزان ریپل مجاز ولتاژ در خروجی مدار برابر با  $\Delta V_o = 25\% (1v)$  از رابطه‌ی زیر استفاده می‌شود [۱۱]:

$$\Delta V_c = \frac{V_o(1 - D_{eff})}{16 f_s^2 C L_o f_s} \Rightarrow C = 0.95 mF \quad (5)$$

برای محاسبه‌ی فرکانس رزونانس لازم برای رسیدن به سوئیچینگ تحت ZVS از رابطه‌ی زیر استفاده می‌شود.

$$f_r = \frac{1}{2\pi\sqrt{L_{lk}C_r}} \quad (6)$$


در اینجا  $C_r = 2C_{oss(tr)} + C_{Tx}$  است، که  $C_{Tx}$  برابر با خازن پارازیتی ترانسفورمر و  $C_{oss(tr)}$  برابر با خازن خروجی سوئیچ‌ها است. زمان گذار مورد نیاز برای ولتاژ درین-سورس سوئیچ‌ها حداقل  $1/4^{th}$  دوره‌ی تناوب رزونانس ( $V_{ds}$ ) است (  $T_r/4$  ).  $t_d \geq T_r/4$

سلف نشتی موردنیاز از رابطه‌ی زیر محاسبه می‌شود:

$$L_{lk} = 4t_d^2 / \pi^2 C_r = 8.3 \mu H \quad (7)$$

#### ۴- نتایج شبیه‌سازی

المان‌ها برای حالت ماندگار مبدل DC/DC تمام پل شیفت‌فارزی طراحی شد و از آن‌ها برای یک شبیه‌سازی حلقه باز در نرم‌افزار PSIM استفاده شده است. سیگنال‌های اصلی برای کنترل گیت سوئیچ‌های  $S_1$  تا  $S_4$  شکل ۵ و شکل ۶ موج ولتاژ سوئیچ‌ها و جریان اولیه ترانسفورمر در شکل ۶ نمایش داده شده است. عملکرد مبدل تمام پل شیفت‌فارزی طراحی شده تحت بارهای مختلف موردنرسی قرار گرفته است. شکل ۳ بازده مدار را تحت بارهای مختلف نمایش می‌دهد. شکل ۴ نحوه ایجاد سوئیچینگ نرم تحت ZVS را نمایش می‌دهد.



شکل ۲: حالات‌های مدار در مدهای مختلف

برای یک هسته با محیط  $A_C = 1.5 cm^2$  برابر با  $N_p$  دور اولیه ترانسفورمر از رابطه‌ی زیر محاسبه می‌شود [۹]:


$$N_p = \frac{V_{in(\min)} D}{2B_{max}(G)A_c(cm^2)f_s(Hz)} \times 10^8 = 3 \quad (1)$$

برای  $V_{sec}$ ، شرط زیر باید برقرار باشد [۱۰].


$$V_{sec} \geq \frac{V_o}{D_{max}} \quad (2)$$

با سیکل وظیفه‌ی ۰.۴ ولتاژ خروجی ثانویه‌ی ترانسفورمر برابر است با  $V_o = D_{eff} \times V_{sec}$ . عدد دور ثانویه‌ی ترانسفورمر  $N_s$  از رابطه‌ی زیر محاسبه می‌شود [۱۱]:


$$N_s = N_p \frac{V_{sec}}{V_{in(\min)}} = 42 \text{ turns} \quad (3)$$




شکل ۴: نحوه ایجاد شرط ZVS برای سویچ S1



شکل ۵: بازدهی مبدل تحت بارهای مختلف



شکل ۶: سیگنال‌های گیت سویچ‌ها



شکل ۷: ولتاژ سویچ‌ها و جریان اولیه ترانسفورمر

## مراجع

- [1] S. Ang and A. Oliva, *Power-switching converters*: CRC press, 2005.
- [2] Y. Xie, R. Ghaemi, J. Sun, and J. S. Freudenberg, "Model predictive control for a full bridge DC/DC converter," *IEEE Transactions on Control Systems Technology*, vol. 20, pp. 164-172, 2012.
- [3] Y. Jang, M. M. Jovanovic, and Y.-M. Chang, "A new ZVS-PWM full-bridge converter," *IEEE Transactions on power Electronics*, vol. 18, pp. 1122-1129, 2003.
- [4] M. Hallworth, A. B. Potter, and S. A. Shirvavar, "Analytical calculation of resonant

## نتیجه‌گیری

یک مبدل DC/DC تمام پل شیفت‌فازی در فرکانس ۱۰۰ KHz طراحی و با نرم‌افزار PSIM شبیه‌سازی شد. مدار دارای ایزولاسیون است. المان‌های مدار برای حالت ماندگار و در توان ۳KW طراحی و شبیه‌سازی شد. ولتاژها و جریان‌های مدار بررسی شد و صحت عملکرد مدار راستی آزمایش شد. در پایان مدار تحت بارهای مختلف تست شد. مدار در حالت بار کامل دارای بازدهی ۹۳٪ است.

inductance for zero voltage switching in phase-shifted full-bridge converters," *IET Power Electronics*, vol. 6, pp. 523-534, 2013.

[5] G.-B. Koo, G.-W. Moon, and M.-J. Youn, "Analysis and design of phase shift full bridge converter with series-connected two transformers," *IEEE Transactions on power electronics*, vol. 19, pp. 411-419, 2004.

[6] G. Di Capua, S. A. Shiravari, M. A. Hallworth, and N. Femia, "An *Transactions on Power Electronics*, vol. 30, pp. 1567-1576, 2015.

[7] A. Rahmati and A. Abrishamifar, "Small signal and large signal charge control models for a phase-shifted PWM converter," in *Industrial Technology, 2008. ICIT 2008. IEEE International Conference on*, 2008, pp. 1-6.

[8] B.-R. Lin, K. Huang, and D. Wang, "Analysis and implementation of full-bridge converter with current doubler rectifier," *IEE Proceedings-Electric Power Applications*, vol. 152, pp. 1193-1202, 2005.

[9] N. Mohan and T. M. Undeland, *Power electronics: converters, applications, and design*: John Wiley & Sons, 2007.

[10] J. Sabate, V. Vlatkovic, R. Ridley, F. Lee, and B. Cho, "Design considerations for high-voltage high-power full-bridge zero-voltage- switched PWM converter," in *Proc. IEEE APEC*, switched PWM converter," in *Proc. IEEE APEC*, 1990, pp. 275-284.

[11] M. K. Kazimierczuk, *Pulse-width modulated DC-DC power converters*: John Wiley & Sons, 2015.